我要做24H製的時鐘~但我一直DEBUG~一直用不出來~
我Xilinx ISE 8.2i軟體~
請會的人幫我看一下哪出錯了~謝
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity CLOCK_00_60 is
Port ( CLK : in STD_LOGIC;
RESET : in STD_LOGIC;
ENABLE : out STD_LOGIC_VECTOR (6 downto 0);
SEGMENT : out STD_LOGIC_VECTOR (6 downto 0));
end CLOCK_00_60;
architecture Behavioral of CLOCK_00_60 is
signal SCAN_CLK :STD_LOGIC;
signal COUNT_CLK :STD_LOGIC;
signal DECODE_BCD :STD_LOGIC_VECTOR (3 downto 0);
signal mineable :STD_LOGIC;
signal hreable :STD_LOGIC;
signal POSITION:STD_LOGIC_VECTOR (6 downto 0);
signal DIVIDER:STD_LOGIC_VECTOR (29 downto 1);
signal COUNT_BCD:STD_LOGIC_VECTOR (23 downto 0);
begin
-------------------------------------------------
process (CLK,RESET)
begin
if RESET = '0' then
DIVIDER <= ( others => '0');
elsif CLK' event and CLK = '1' then
DIVIDER <= DIVIDER + 1 ;
end if;
end process;
COUNT_CLK<=DIVIDER(24);
SCAN_CLK<=DIVIDER(15);
------------------------------------------------秒
process(RESET,SCAN_CLK)
begin
if RESET = '0' then
COUNT_BCD <= ( others => '0');
elsif SCAN_CLK' event and SCAN_CLK = '1' then
if COUNT_BCD(3 downto 0)= x"9" then
COUNT_BCD(3 downto 0)<= x"0";
COUNT_BCD(7 downto 4)<= COUNT_BCD(7 downto 4)+1;
else
COUNT_BCD(3 downto 0)<= COUNT_BCD(3 downto 0)+1;
end if;
end if;
end process;
mineable <= '1' when COUNT_BCD(7 downto 0) = x"59" else '0';
----------------------------------------------------------分
process(RESET,SCAN_CLK)
begin
if RESET = '0' then
COUNT_BCD <= ( others => '0');
if mineable = '1' then
elsif SCAN_CLK' event and SCAN_CLK = '1' then
if COUNT_BCD(11 downto 8)= x"9" then
COUNT_BCD(11 downto 8)<= x"0";
COUNT_BCD(15 downto 12)<= COUNT_BCD(15 downto 12)+1;
else
COUNT_BCD(11 downto 8)<= COUNT_BCD(11 downto 8)+1;
end if;
end if;
end if;
end process;
hreable <= '1' when COUNT_BCD(15 downto 8) = x"59" else '0';
-------------------------------------------------------------時
process(RESET,SCAN_CLK)
begin
if RESET = '0' then
COUNT_BCD <= ( others => '0');
if mineable = '1' and hreable = '1' then
elsif SCAN_CLK' event and SCAN_CLK = '1' then
if COUNT_BCD(19 downto 16)= x"9" then
COUNT_BCD(19 downto 16)<= x"0";
COUNT_BCD(23 downto 20)<= COUNT_BCD(23 downto 20)+1;
if COUNT_BCD(19 downto 16)= x"2" then
COUNT_BCD(23 downto 20)<= x"0";
else
COUNT_BCD(19 downto 16)<= COUNT_BCD(19 downto 16)+1;
end if;
end if;
end if;
end if;
end process;
process(RESET,SCAN_CLK)
begin
if RESET = '0' then
POSITION <= "1111110";
elsif SCAN_CLK' event and SCAN_CLK = '1' then
POSITION<="111111"&POSITION(0);
end if;
end process;
ENABLE<=POSITION;
-----------------------------------------------------------
process(POSITION,SCAN_CLK)
begin
case POSITION is
when "1111110" => DECODE_BCD <=COUNT_BCD(3 downto 0); --秒
when "1111101" => DECODE_BCD <=COUNT_BCD(7 downto 4); --秒
when "1111011" => DECODE_BCD <=COUNT_BCD(11 downto 8); --分
when "1110111" => DECODE_BCD <=COUNT_BCD(15 downto 12); --分
when "1101111" => DECODE_BCD <=COUNT_BCD(19 downto 16); --時
when "1011111" => DECODE_BCD <=COUNT_BCD(23 downto 20); --時
when others => null;
end case;
end process;
with DECODE_BCD Select
SEGMENT<= "1000000" when X"0",
"1111001" when X"1",
"0100100" when X"2",
"0110000" when X"3",
"0011001" when X"4",
"0010010" when X"5",
"0000010" when X"6",
"1111000" when X"7",
"0000000" when X"8",
"0010000" when X"9",
"1111111" when others;
end Behavioral;
]]>
sbit LED=P1^1;
void Init_Timer0(void)
{
TMOD = 0x01;
TH0=0x3C; /* Init value */
TL0=0xB0;
EA=1; /* interupt enable */
ET0=1; /* enable timer0 interrupt */
TR0=1; }
main()
{
tt=0;
Init_Timer0();
do{
TH0=0x3C; /* Init value */
TL0=0xB0;
LED=~LED;
tt++;
if(tt==2000)
{
LED=~LED;
tt=0;
}//指示燈反相*/
}
while(!TF0);
為什么燈不能閃爍呢，是程序出問題了么，問題在什么地方，請高人指點一下，軟件仿真可以通過，但是到實驗板上就沒有燈閃爍，為什么呢]]>
一.大家不要盲目的報IT培訓班，要先結合一下自己的興趣點，看看自己到底是想成為一個什么樣的人，不要錯誤的認為自己是計算機系的同學，被人家忽悠幾句，就有一種以后不做IT好像就埋沒了自己的天賦的那種感覺。要切記，與其從事一個自己根本不感興趣的行業(yè)，不如回家老老實實呆著，想想自己究竟想成為什么樣的人來的實在。。。
二.確定了方向，決定自己要報這個培訓班的時候，就要開始選擇培訓班了。選培訓班這個事情，其實問題很嚴重，如果錯選了，后果也很嚴重。現在世面上有很多培訓班，到底報哪個呢？因為我只做過兩家培訓機構，一個是海同科技，另外一個就是達內科技，就這兩家培訓機構我簡單的說一下我自己的看法吧，僅供同學們參考。
首先我說下海同科技，這家培訓機構，怎么說呢，記得當初我學習嵌入式的時候，從51--avr--arm--fpga 用了2年，實打實的2年，沒日沒夜的學習，才有點收獲。所以我是很清楚嵌入式學習的范圍之廣大。在這邊我也深刻的體會到了什么叫做效率，舉個例子 海同培訓bootloader只有4節(jié)課，而且只講解vivi的啟動代碼，而我當初呢，bootloader中vivi/redboot/uboot花了3星期研究 不是說我有多牛叉，我意思是 4節(jié)課能學到什么，作為老師，我有時候都覺得自己很牛叉，當時自己鉆研了這么久的東西，如今教給學生居然可以在這么短的時間內脫產，不知道是我的教學水平高還是同學的接受能力好。說下師資力量吧，我是一畢業(yè)就直接去軟件公司做IT開發(fā)的，這方面經驗相當豐富，做了有6個年頭了，我就想打算改行從事教師這個行業(yè)，最終是海同成就了我這個夢想，在此我也非常感謝海同科技。其他有幾個老師我就不敢恭維了，工作1年的linux+arm的工程師就被他們招收過去做講師，我也曾經作為面試官面試過，雖然他們也很優(yōu)秀，但是經驗難免會有些不足。曾經的承諾年薪10萬，抑或是包就業(yè)到名企，都僅是些承諾罷了，師傅領進門，修行在個人，大家不要主觀認為只要來了就肯定離名企不遠了，其實這種觀點是完全錯誤的。
再說下達內科技吧，我是覺得這家是很不錯的，我絕對沒有在這里做廣告的意思，只是憑良心在說話。我在這邊也待了大概快2年了，總的來說我是很滿意的，在這里有一群很優(yōu)秀的同事（絕非說海同不優(yōu)秀），30多個同事都是來自美國、加拿大的海外留學人員，都至少有5年以上從業(yè)經驗和項目開發(fā)經驗，大師說不上，但是專家肯定不足為過。而且這邊的每一位學員的學習經歷由一系列專家指導的：5—8技術專家擔任核心授課老師；1位項目經理全程輔導；1位班主任全程管理；1位職業(yè)素質培訓師指導；1位職業(yè)發(fā)展顧問指導、推薦就業(yè)；10多位名企一線專家面授指點技術和求職。。。。在這邊就是覺得體系特別好，很遺憾后面因為別的原因我沒有繼續(xù)在這邊做下去，回想一下在達內的那兩年，很是欣慰。。。所以我也是很推薦去達內的，雖然同樣都是承諾進名企，但是在這邊學習之后，如果你真的很用心，你真的離名企只有一步之遙。
三.認真學習。既然選擇報了這個培訓班，相信大家的初衷都是很好的，都是想學有所用，學有所為。所以認真是必須的，要有堅持不懈的毅力，一定不能輕言放棄，我見過很多學員剛開始學的時候都是躊躇滿志的，學習難免比較枯燥，后面可能是堅持不下來了吧，上過幾個星期的課之后就再也沒見過他的身影，除了惋惜還是惋惜。。。既然大家都交了錢，為了這個錢，為了交錢的父母，希望大家都能夠堅持下來，不經歷風雨怎能見彩虹，何況大家是在一個很好的環(huán)境當中，吸取知識。。。希望大家能夠珍惜這樣一個機會。
以上就是我的一些建議和想法，可能有些只是我的一面之詞，但是我只是以我曾經看到的經歷過的事實說話。希望想報培訓班的同學，要擦亮眼睛，選對培訓機構；已經報了培訓班的同學，都能夠打起12分的精神，好好學習，以后進一家自己心儀的企業(yè)，成為企業(yè)中的中流砥柱。]]>
意味著你DM的bootloader程序已經被破壞或者刪除！
首先，你要弄懂什么是JTAG?
1：JTAG(Joint Test Action Group;聯(lián)合測試行動小組)是一種國際標準測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內部測試。現在多數的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為模式選擇、時鐘、數據輸入和數據輸出線。衛(wèi)視發(fā)燒聯(lián)盟論壇$ g- `4 z; v- q `
TAG最初是用來對芯片進行測試的，JTAG的基本原理是在器件內部定義一個TAP（Test Access Port;測試訪問口）通過專用的JTAG測試工具對進行內部節(jié)點進行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現對各個器件分別測試。現在，JTAG接口還常用于實現ISP（In-System Programmable&#0;在線編程），對FLASH等器件進行編程。
JTAG編程方式是在線編程，傳統(tǒng)生產流程中先對芯片進行預編程現再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG接口可對PSD芯片內部的所有部件進行編程8 Z: P6 `6 `- l- T, K" b8 t$ F
具有JTAG口的芯片都有如下JTAG引腳定義：
TCK——測試時鐘輸入；衛(wèi)視發(fā)燒聯(lián)盟論壇2 o# t3 z0 f$ I8 x% Z9 ^! ]; b
TDI——測試數據輸入，數據通過TDI輸入JTAG口；衛(wèi)視發(fā)燒聯(lián)盟論壇' H; e4 R$ Y' B) w x( B3 W% C
TDO——測試數據輸出，數據通過TDO從JTAG口輸出；
TMS——測試模式選擇，TMS用來設置JTAG口處于某種特定的測試模式。
可選引腳TRST——測試復位，輸入引腳，低電平有效。
含有JTAG口的芯片種類較多，如CPU、DSP、CPLD等。衛(wèi)視發(fā)燒聯(lián)盟論壇) S$ l* H6 ~! ~+ W) r$ C; C
TAG內部有一個狀態(tài)機，稱為TAP控制器。TAP控制器的狀態(tài)機通過TCK和TMS進行狀態(tài)的改變，實現數據和指令的輸入。圖1為TAP控制器的狀態(tài)機框圖。; k$ {/ l) l& \' w9 w
2： JTAG芯片的邊界掃描寄存器: Y8 `& e- p0 G* d7 m
TAG標準定義了一個串行的移位寄存器。寄存器的每一個單元分配給IC芯片的相應引腳，每一個獨立的單元稱為BSC（Boundary-Scan Cell）邊界掃描單元。這個串聯(lián)的BSC在IC內部構成JTAG回路，所有的BSR（Boundary-Scan Register）邊界掃描寄存器通過JTAG測試激活，平時這些引腳保持正常的IC功能。圖2為具有JTAG口的IC內部BSR單元與引腳的關系。" Q/ f& }7 u; t
3 ： JTAG在線寫Flash的硬件電路設計和與PC的連接方式! E7 x5 d" c W6 }& O
以含JTAG接口的StrongARM SA1110為例，Flash為Intel 28F128J32 16MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線上，通過程序將對JTAG口的控制指令和目標代碼從PC的并口寫入JTAG的BSR中。在設計PCB時，必須將SA1110的數據線和地址線及控制線與Flash的地線線、數據線和控制線相連。因SA1110的數據線、地址線及控制線的引腳上都有其相應BSC，只要用JTAG指令將數據、地址及控制信號送到其BSC中，就可通過BSC對應的引腳將信號送給Flash，實現對Flash的操作。JTAG的系統(tǒng)板設計和連線關系如圖3所示。2 B9 T" ~' @' v; m
4： 通過使用TAP狀態(tài)機的指令實行對Flash的操作, k. D. j1 V! j
通過TCK、TMS的設置，可將JTAG設置為接收指令或數據狀態(tài)。JTAG常用指令如下：- z5 P; [$ \! _% j9 W
用此指令采樣BSC內容或將數據寫入BSC單元；
EXTEST——當執(zhí)行此指令時，BSC的內容通過引腳送到其連接的相應芯片的引腳，我們就是通過這種指令實現在線寫Flash的；
BYPASS——此指令將一個一位寄存器軒于BSC的移位回路中，即僅有一個一位寄存器處于TDI和TDO之間。- y: \3 Y9 K; n8 K
在PCB電路設計好后，即可用程序先將對JTAG的控制指令，通過TDI送入JTAG控制器的指令寄存器中。再通過TDI將要寫Flash的地址、數據及控制線信號入BSR中，并將數據鎖存到BSC中，用EXTEST指令通過BSC將寫入Flash。-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 -->! U7 c. t9 x- ?2 C! [6 T$ }
5： 軟件編程
在線寫Flash的程序用Turbo C編寫。程序使用PC的并行口，將程序通過含有JTAG的芯片寫入Flash芯片。程序先對PC的并口初始化，對JTAG口復位和測試，并讀Flash，判斷是否加鎖。如加鎖，必須先解鎖，方可進行操作。寫Flash之前，必須對其先擦除。將JTAG芯片設置在EXTEST模式，通過PC的并口，將目標文件通過JTAG寫入Flash，并在燒寫完成后進行校驗。程序主流程如圖4所示。
通過JTAG的讀芯片ID子程序如下：-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 -->+ ?6 y. Z; G. R$ \, U2 W4 R
void id_command(void)+ T& B7 P4 L3 R/ x/ h+ ^- O- Q2 }
putp(1,0,IP); //Run-Test/Idle;使JTAG復位-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 -->5 L' S: h- X' C7 J. l2 W
putp(1,0,IP); //Run-Test/Idle
putp(1,0,IP); //Run-Test/Idlewww.lztvro.com$ D% o/ z5 c, A% W; h. B0 u
putp(1,0,IP); //Run-Test/Idle
putp(1,1,IP);-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 -->' a$ B# b: _- ?( j
putp(1,1,IP); //選擇指令寄存器www.lztvro.com% \. l4 l$ r* r, ?# l5 D3 _! @
putp(1,0,IP); //捕獲指令寄存器-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 -->6 n% q ?/ `$ d( h: i
putp(1,0,IP); /移位指令寄存器
putp(0,0,IP); //SA1110JTAG口指令長度5位，IDCODE為01100
putp(1,0,IP);
putp(1,0,IP);:-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 -->; f5 b+ o i8 {
putp(0,0,IP);! J; y+ w' [8 F. a+ r( r( s$ I
putp(0,0,IP);% P; ]& |9 g8 j/ \
putp(0,1,IP); //退出指令寄存器* J) q$ [; B+ Q; J8 m* m
putp(1,1,IP); //更新指令寄存器，執(zhí)行指令寄存器中的指令
putp(1,0,IP)； //Run-Test/Idle-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 -->, C# H* h8 V7 l( p- y. ?& M
putp(1,0,IP); //Run-Test/Idlewww.lztvro.com6 Y( O/ q! t5 ]( U
putp(1,0,IP); //Run-Test/Idle
putp(1,1,IP);www.lztvro.com' _3 F1 F4 E2 m' q
putp(1,0,IP);
if(check_id(SA1110ID))
error_out("failed to read device ID for the SA-1110");衛(wèi)視發(fā)燒聯(lián)盟論壇, S; k& p$ N& o0 [$ D7 l* x- ^
putp(1,1,IP); //退出數據寄存器' h! c" B/ e. p& z
putp(1,1,IP); //更新數據寄存器
putp(1,0,IP); //Run-Test/Idle,使JTAG復位
putp(1,0,IP); //Run-Test/Idle
putp(1,0,IP); //Run-Test/Idle衛(wèi)視發(fā)燒聯(lián)盟論壇+ k- G% x, N; ?9 S0 b; j6 {! l9 j: |
6 ： 電路設計和編程中的注意事項
①Flash芯片的WE、CE、OE等控制線必須與SA1110的BSR相連。只有這樣，才能通過BSR控制Flash的相應引腳。-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 -->8 ]! m( \5 N, h- e [' ^
②JTAG口與PC并口的連接線要盡量短，原則上不大于15cm。
③Flash在擦寫和編程時所需的工作電流較大，在選用系統(tǒng)的供電芯片時，必須加以考慮。www.lztvro.com# c4 v: S F* W' g6 v# `2 {1 W
④為提高對Flash的編程速度，盡量使TCK不低于6MHz，可編寫燒寫Flash程序時實現。
6 l: r2 w1 J: ?什么是BootLoader，它的作用是什么？) |' B# C7 F2 k6 [2 F' H
Bootloader是在操作系統(tǒng)運行之前執(zhí)行的一段小程序。通過這段小程序，我們可以初始化硬件設備、建立內存空間的映射表，從而建立適當的系統(tǒng)軟硬件環(huán)境，為最終調用操作系統(tǒng)內核做好準備。+ N" u# c) }9 Q( r/ U3 `
對于嵌入式系統(tǒng)，Bootloader是基于特定硬件平臺來實現的。因此，幾乎不可能為所有的嵌入式系統(tǒng)建立一個通用的Bootloader，不同的處理器架構都有不同的Bootloader。
Bootloader不但依賴于CPU的體系結構，而且依賴于嵌入式系統(tǒng)板級設備的配置。對于2塊不同的嵌入式板而言，即使它們使用同一種處理器，要想讓運行在一塊板子上的Bootloader程序也能運行在另一塊板子上，一般也都需要修改Bootloader的源程序。
快快去嘗試修復你DM的Bootloader程序，來拯救你的DM500！
-- DM500S,DM800HD,DM共享,中衛(wèi),斯維克天線,成都衛(wèi)星電視安裝,hibox,openbox,百昌525,百昌222,ak47,icool 2g,138,adbox,中九,數碼低端機,藝華,華人,八切一,四切一,功分器 --> {. m% \; W+ E$ |]]>
首先，對于RS232通訊要了解，即在232通訊當中，“-3V~-15V”表示邏輯1，“+3V~+15V”表示邏輯0。現在我們來對電路進行分析一下。
下面先看單片機這邊：當單片機TXD2端口放送數據時，當為低電平“0”時，光耦導通，+6V經過RX、R52、D13、R51、光耦1，2腳到地形成回路。此回路阻值大致為2.2K+2.2K+1.6K=6K，I=6/6K=1mA。在這種情況下，RX大概在5.幾V，故PC機接收為邏輯“0”。與單片機這邊發(fā)送相一致。由于此時1mA為截止，驅動不了發(fā)光二極管，但能導通。故對TX沒有影響。
同理當TXD2為高電平“1”時，IC14截止，RX為低電平，+6經過C21、C20、R52回到RX，注意G3的位置，此時RX由于放電處于負壓狀態(tài)，故為邏輯“1”，與發(fā)送狀態(tài)相一致。
接下倆看看PC機這邊。當TX發(fā)送“0”，極為高電平時，IC13導通，RXD2為低電平，故為“0”。當TX為“1”，即為“-3~-15V”時，明顯IC13截止而RXD2為高電平。
總體上說，RS232就是一個電平轉換的過程，不管是上面所搭的電路還是MAX232都是電平轉換。但在調試的過程當中，發(fā)現PC機發(fā)送數據時，單片機接受的是發(fā)送數據的2倍。只有講接收到的數除以2才能得到實際發(fā)送的數據。
這一問題有待解決。]]>
tory burch shoes Quasi-dynamic high-fidelity real-time image capture and compres
MAC Cosmetics Cheap PE3293 high-performance PLL and its application _ of Chemist
p90x discount Heat Energy Meter Based on PIC Microcontroller Development of Chem]]>
<P>1、有一定的上網時間，并且有喜歡在網上表現。<br>2、每個人都可以申請成為成為現有版塊的版主，及根據自已的喜好申請新開版塊成為版主。<br>3、不得申請與中華人民共和國法律相抵觸的內容版塊．<br>4、所有的想做版主的都在這里跟貼說明。<br>5、所有申請版主的人請先在自己想做版主的欄目多發(fā)一些有價值的貼，再申請會好些。（如果現有欄目沒有適合你的，而且也是電子及電腦行業(yè)的，可以先申請版主。）<br>6、非常歡迎有自己的產品的及能系統(tǒng)介紹自己所喜歡行業(yè)知識的人員加入。<br>7、版主可以在自己所管欄目發(fā)表自己產品（必需與欄目相關）<br>8、必須熟悉網站建設和自己版面的內容。<br>9、必須每天更新所負責版面的內容（最少一篇文章或軟件）和解答他人提出的問題。<br>10、登記真實姓名、地址、本論壇id等</P>
<P><br>版主權限和利益分享：<br>1、可擁有本論壇的全部權限；<br>2、可享受本站產品的成本價或代理價格（成為版主2個月后；<br>3、享受項目合作機會；<br>4、優(yōu)先推薦高薪工作機會；<br>有意者請與站長聯(lián)系：email：<a target="_blank" >21control@21cn.com</A></P>
<P><br>請對此提議有信心和興趣的朋友跟貼。<br></P><br><br><br><br>
<P>附版主申請表格：</P>
<P><br>==================================================================<br>您在本論壇ID： <br>性 別：<br>要申請的版面： <br>目前居住城市：<br>職業(yè)以及特長： <br>您的聯(lián)系方式：（QQ/ICQ/MSN等）<br>日均上網時間：<br>是否做過版主：（主要指其他的論壇）<br>熟識的版面：（本論壇上的）<br>==================================================================<br>您認為版主的職責是什么？</P>
<P>==================================================================<br>您申請該版版主的詳細理由是什么？<br>（主要闡明您為什么要做該版版主，以及讓我們相信，您有管好該版的能力）</P>
<P>==================================================================<br>對您所申請的版面，您認為應該如何發(fā)展？</P>
]]>
LED 驅動芯片的動態(tài)響應特性經常被忽略，但卻是相當重要的一個特性。動態(tài)響應影響LED顯示屏的影像質量，如灰階、線性度、EMI、信賴性。雖然這些特性彼此間有取舍關系．但是好的驅動芯片應該能夠在這些特性中取得較佳的平衡。本文將探討動態(tài)響應的重要性及LED驅動芯片與電路板設計技術，以協(xié)助工程師設計出影像質量良好的顯示屏。標 簽 驅動器 交流響應：突破 driver AC respanse overshoot
AC responses of LED drivers are critical but usually ignored in LED display applications．AC responses affect the major performance of LED display panels，such as grayscales， linearity， EMI， and reliability． Although there is trade-off w ithin these requirements， LED drivers can provide balance．This article will further explain the importance of the AC responses of LED drivers and PCB design techniques to help engineers to design LED panels with good grayscale images]]>
小巧玲瓏的龍芯II福瓏迷你電腦，而這臺電腦滿負載功率也不超過20W
龍芯II福瓏迷你電腦前斜視圖。體積大概和一個外置硬盤盒差不多。
龍芯II福瓏迷你電腦后斜視圖。
前面板上放置了4個USB2.0、麥克風、耳機、線性輸出插口；紅外IO窗口，以及一組指示燈和復位、電源開關。
后面板上放置了鍵鼠共用的PS2口、網卡RJ45、顯示器模擬輸出、視頻S端、串口插座以及直流12V電源插座
龍芯II福瓏迷你電腦底面
底面的銘牌，我們拿到的這臺樣品配置并不高。256M內存/40G硬盤/666MHz的龍芯2E處理器
拆除外殼后的前斜視圖
拆除外殼后的底前斜視圖
NEC的USB2.0控制芯片
ATI Radeon 7000M顯示芯片，旁邊的小方塊是16M DDR顯示內存芯片。
龍芯2E處理器，意法半導體代加工。采用90nm工藝。 這款處理器十分節(jié)能，峰值功率僅有4W，這個優(yōu)勢讓龍芯2E芯片可用領域大幅拓展。 龍芯2E上方的芯片為Altera Cyclone II FPGA，這是一顆現場可編程門陣列芯片， 通過編程控制，這顆芯片起到了一個簡單的北橋芯片的作用。
]]>
Atom E600C系列研發(fā)代號為Stellarton，今年9月份的IDF大會上首次公開，今天則正式發(fā)布。該系列實際上就是將一顆代號Tunnel Creek的Atom E600嵌入式處理器核心與Altera FPGA封裝在一顆芯片上。基于FPGA的可編程特性，客戶廠商可對這顆二合一處理器進行不同的配置，以滿足不同應用的需要。
對于下游廠商來說，使用這顆二合一處理器可以簡便的開發(fā)出針對不同市場需求的應用處理器產品，比如工控機、便攜式醫(yī)療設備、通訊設備、視覺系統(tǒng)、VOIP設備、高性能可編程邏輯控制器、嵌入式計算機等。同時，由于省去了為其搭配FPGA等芯片的步驟，可以節(jié)約電路板空間，控制庫存和成本，簡化制造過程，并且只需要依賴一家廠商提供服務。
核心架構
Intel為面向嵌入式產品提供7年生命周期的制造支持，Atom E600C系列現有6款型號，E665CT、E645CT、E665C和E645C將在60天內上市，E625CT和E625C則會在明年一季度出貨。全系列產品的千顆單價在61到106美元之間。目前，嵌入式系統(tǒng)開發(fā)商Kontron已經可以提供基于Atom E600C的工程樣板，明年二季度開始量產。
型號列表
開發(fā)平臺
新一代 FPGA的速度變得越來越快,密度變得越來越高,邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設計抉擇可以影響系統(tǒng)的功耗,這些抉擇包括從顯見的器件選擇到細小的基于使用頻率的狀態(tài)機值的選擇等。
為了更好地理解本文將要討論的設計技巧為什么能夠節(jié)省功耗,我們先對功耗做一個簡單介紹。
功耗包含兩個因素：動態(tài)功耗和靜態(tài)功耗。動態(tài)功耗是指對器件內的容性負載充放電所需的功耗。它很大程度上取決于頻率、電壓和負載。這三個變量中的每個變量均在您的某種控制之下。
動態(tài)功耗 = 電容×電壓2×頻率
靜態(tài)功耗是指由器件中所有晶體管的泄漏電流（源極到漏極以及柵極泄漏,常常集中為靜止電流）引起的功耗,以及任何其他恒定功耗需求之和。泄漏電流很大程度上取決于結溫和晶體管尺寸。
恒定功耗需求包括因終接（如上拉電阻）而造成的電流泄漏。沒有多少措施可以采用來影響泄漏,但恒定功耗可以得到控制。
盡早考慮功耗
您在設計的早期階段做出的功耗決定影響最大。決定采用什么元件對功耗具有重大意義,而在時鐘上插入一個 BUFGMUX 則影響甚微。對功耗的考慮越早越好。
恰當的元件
并不是所有元件都具有相同的靜止功耗。根據普遍規(guī)則,器件工藝技術尺寸越小,泄漏功耗越大。但并不是所有工藝技術都一樣。例如,對于 90 nm 技術來說,Virtex-4 器件與其他 90 nm FPGA 技術之間在靜止功耗方面存在顯著差異,
然而,在靜止功耗隨工藝技術縮小而增加的同時,動態(tài)功耗卻隨之減小,這是由于較小的工藝有著更低的電壓和電容。考慮好哪種功耗對你的設計影響更大——待機（靜止）功耗還是動態(tài)功耗。
除通用切片邏輯單元外,所有Xilinx器件都具有專門邏輯。其形式有塊 RAM、18×18 乘法器、DSP48 塊、SRL16s,以及其他邏輯。這不僅在于專門邏輯具有更高的性能,還在于它們具有更低的密度,因而對于相同的操作可以消耗較少的功率。評估您的器件選項時,請考慮專門邏輯的類型和數量。
選擇適當的 I/O 標準也可以節(jié)省功耗。這些都是簡單的決定,如選擇最低的驅動強度或較低的電壓標準。當系統(tǒng)速度要求使用高功率 I/O 標準時,計劃一個缺省狀態(tài)以降低功耗。有的 I/O 標準（如 GTL/+）需要使用一個上拉電阻才能正常工作。因此如果該 I/O 的缺省狀態(tài)為高電平而不是低電平,就可以節(jié)省通過該終接電阻的直流功耗。對于 GTL+,將50Ω終接電阻的適當缺省狀態(tài)設置為 1.5V,可使每個 I/O 節(jié)省功耗 30 mA。
數據使能
當總線上的數據與寄存器相關時,經常使用片選或時鐘使能邏輯來控制寄存器的使能。進一步來說,盡早對該邏輯進行“數據使能”,以阻止數據總線與時鐘使能寄存器組合邏輯之間不必要的轉換,如圖 1 所示。紅色波形表示原設計;綠色波形表示修改后的設計。
另一種選擇是在電路板上而不是在芯片上進行這種“數據使能”。以盡可能減小處理器時鐘周期。此概念是使用 CPLD 從處理器卸載簡單任務,以便使其更長時間地處于待機模式。
讓我們來看一個在狀態(tài) 7 和狀態(tài) 8 之間頻繁進行狀態(tài)轉換的狀態(tài)機。如果您為該狀態(tài)機選擇二進制編碼,將意味著對于每次狀態(tài) 7 和狀態(tài) 8 之間的狀態(tài)轉換,將有四位需要改變狀態(tài),如表 1 所示。如果狀態(tài)機采用格雷碼而不是二進制碼來設計,則這兩個狀態(tài)之間的轉移所需的邏輯轉換的數量將降至僅一位。另外,如果將狀態(tài) 7 和 8 分別編碼為 0010 和 0011,也可以達到同樣的效果。
時鐘管理
在一個設計的所有吸收功耗的信號當中,時鐘是罪魁禍首。雖然一個時鐘可能運行在 100 MHz,但從該時鐘派生出的信號卻通常運行在主時鐘頻率的較小分量（通常為 12% ~ 15%）。此外,時鐘的扇出一般也比較高——這兩個因素顯示,為了降低功耗,應當認真研究時鐘。
如果設計的某個部分可以處于非活動狀態(tài),則可以考慮使用一個 BUFG-MUX 來禁止時鐘樹翻轉,而不是使用時鐘使能。時鐘使能將阻止寄存器進行不必要的翻轉,但時鐘樹仍然會翻轉,消耗功率。不過采用時鐘使能總比什么措施也沒有強。
隔離時鐘以使用最少數量的信號區(qū)。不使用的時鐘樹信號區(qū)不會翻轉,從而降低該時鐘網絡的負載。仔細布局可以在不影響實際設計的情況下達到此目標。
對 FPGA 顯然也可以使用同一概念。雖然 FPGA 不一定擁有待機模式,但使用一個 CPLD 中途欄截總線數據并有選擇地將數據饋送到 FPGA 也可以省去不必要的輸入轉換。
CoolRunner-II CPLD 包含一種稱為“數據門控”的功能,可以禁止引腳上的邏輯轉換到達 CPLD 的內部邏輯。該數據門控使能可通過片上邏輯或引腳來控制。
狀態(tài)機設計
根據預測的下一狀態(tài)條件列舉狀態(tài)機,并選擇常態(tài)之間轉換位較少的狀態(tài)值。這樣,您就能夠盡可能減少狀態(tài)機網絡的轉換量（頻率）。確定常態(tài)轉換和選擇適當的狀態(tài)值,是降低功耗且對設計影響較小的一種簡單方法。編碼形式越簡單（一位有效編碼或格雷碼）,使用的解碼邏輯也會越少。
功耗估算工具
賽靈思提供了兩種形式的功耗估算工具：一種叫做 Web Power Tools 的設計前工具和一種叫做 Xpower 的設計后工具。Web Power Tools 可通過 www.xilinx.com/cn/power 獲得,它提供了根據邏輯利用率大概估計做出的功耗估算。利用它,您可以僅憑設計利用率估計就能獲得功耗評估,而無需實際設計文件。
XPower 是一種設計后工具,用于分析實際器件利用率,并結合實際的適配后 (post-fit) 仿真數據（VCD 文件格式）,給出實際功耗數據。利用 Xpower,您可以在完全不接觸芯片的情況下分析設計改變對總功耗的影響。
基于 Web 的功耗工具
基于 Web 的功耗估計是在設計流程的早期獲得器件功耗情況的最快捷和最方便的方法。這些工具每個季度都會發(fā)布新版本,因此信息總是最新的,且不需要安裝或下載,只需要擁有互聯(lián)網連接和 Web 瀏覽器即可。您可以指定設計參數并保存和加載設計設置,免去了通過交互使用重新輸入設計參數的麻煩。只要有對設計行為的估計并選定目標器件即可開始。
Xpower：集成的設計專用功耗分析
Xpower 是所有 Xilinx ISE設計工具的一個免費組件,您可以利用它對您的基于設計的功耗需求進行詳細得多的估計。XPower 是在映射或布局和布線后設計的基礎上對器件功耗進行估計的。
對于成熟的投產的 FPGA 和 CPLD,XPower 計算出的功耗估計的平均設計批量誤差 (suite error) 小于 10%。它將把器件數據與您的設計文件結合起來綜合考慮,并按照您的專門設計信息給出估計器件功耗的高精度報告。
XPower直接集成在 ISE 軟件中,可提供層次化的詳細的功耗顯示、詳細的總結報告和功耗向導,即使是新用戶也可輕易上手。XPower 可接受仿真的設計活動數據,并可以 GUI 模式和批處理模式運行。
XPower 將考慮設計中的每個網絡和邏輯元素。ISE 設計文件提供準確的資源使用情況;XPower 交叉參考布線信息以及特性化電容數據。于是物理資源針對電容進行特性化。設計特性化將對新器件持續(xù)進行,以給出最精確的結果。Xpower 使用了網絡翻轉速率和輸出負載。然后 XPower 計算功耗和結溫,還可以顯示單個網絡的功耗數據。
結論
對更便宜和更簡單的熱管理以及與前沿 FPGA 不斷提高的功耗需求相匹配的電源的不斷增長的需求,將低功耗設計的概念提升到一個全新的高度。賽靈思最新器件 Virtex-4 FPGA 提供了 90 nm 工藝技術的高性能,卻避免了預想中靜態(tài)功耗的顯著增大。使用賽靈思功耗估算工具并遵循低功耗設計考慮事項,滿足您的功耗目標將比以往任何時候都更加容易。
]]>功能特點：
1、支持Xilinx公司的FPGA設計；
2、采用Spartan3的兼容設計，芯片為：XC3S400PQ208；
3、板上電源：5V、1.2V、2.5V;
4、PQ208封裝，滿足多IO 設計需求;
5、支持Xilinx的JTGA在線配置調試;
6、支持XCF02S芯片配置和程序固化;
7、4位7段數碼管;
8、8個按鍵輸入;
9、8個發(fā)光二極管;
10、標準RS232串行接口;
11、PS2鼠標、鍵盤接口;
12、音頻輸出接口;
13、蜂鳴器輸出接口;
14、VGA視頻接口;
15、支持I2C芯片AT24CXX系列芯片的讀寫;
16、支持1602液晶顯示
17、支持帶漢字庫的12864的液晶顯示(如OCMJ48);
18、256 K16bit SRAM, 可以作為動態(tài)存儲芯片;
19、32位SDRAM(可達128M), 滿足大容量需求進行SOPC程序存儲;
20、50M晶振, 可以內部倍頻滿足高速設計需求;
21、晶振可插拔, 更改為其他頻率.
光盤內容及說明：
1) 、閱讀器 Acrobat Reader 6.0
2) 、數據手冊 FPGA芯片數據手冊,以及外圍芯片(如flashsdramsramlcd等)的數據手冊
3) 、安裝指南 ise安裝指南
4) 、軟件教程 簡明中文教程
5) 、調試工具 測試工具，包含串口通信測試程序
6) 、原理圖 開發(fā)板原理圖
7) 、器件選型 xilinx產品軟硬件選型指南
8) 、電源選型 xilinx產品電源選型指南
9) 、用戶手冊 用戶手冊，請用Acrobat Reader瀏覽
10) 、examples 開發(fā)板例子(包含工程設計和文檔說明,含PS2 MouseKeyboardVGARS232LCDLEDSOPC等)
11) 、軟件部分(software) ise_6.3或ise_web.
光盤所帶的例子程序
sw_demo按鍵測試程序;seg_demo 7段數碼管時鐘顯示程序;imageshow從SRAM中讀取數據并顯示程序;
lcd_demo液晶模塊顯示程序(128x64帶漢字庫);led_demo發(fā)光二極管顯示程序;
mouse_seg鼠標移動并顯示在7段數碼管上程序;uart_demo RS232串行通信程序,使用串口助手接收發(fā)送數據;
vga_demo彩條信號顯示程序;music_demo音頻發(fā)生器，外接音箱即可用按鍵演奏程序;sram_demo讀寫sram程序;
lcd_demo_1602液晶1602的讀寫顯示程序;edk_led使用嵌入式內核控制led程序;
edk_uart使用嵌入式內核控制串口程序;edk_sdram使用嵌入式內核測試sdram程序;^-^其他例子不斷更新中.
更多產品信息，歡迎登錄網站或電話查詢。
]]>
防拷貝技術也不錯。
1.本質結構不一樣
ACTEL是基于flash結構，ALTETA、XINLINX(賽林思)和Lattice都是采用SRAM結構，掉電數據丟失,所以需要一塊配置芯片，而ACTEL無須配置。
2.安全性-無法破解
ACTEL FPGA內部有2重保密功能：一個是128位Flashlock加密，一個是128位的AES的加密(全部在軟件里面自由設置)，真正達到保護您的知識產權。Flashlock密鑰是保護芯片，防止他人進行效驗、編程、擦除。只有正確的128位Flashlock密鑰才能進行對芯片擦除重寫。2的64次方已經很大了，2的128次方就更大了。就算運氣好，把Flashlock密碼破解了，但程序代碼又是使用128位的AES加密。如果用世界上最快的計算機也要1百億年。所以ACTEL的代碼基本可以實現網上傳輸，就算人家截了也沒有用。也許有人會說用反向工程，采取磨芯片獲取開關狀態(tài)。但是ACTEL的晶體管都在7層金屬銅之下，如果把前7層金屬去掉了，還不破壞布線結構和內部晶體管，這基本是不可能的，這也是軍事和航空中全部使用ACTEL的原因。
3.上電即運行
ACTEL與其他公司的FPGA相比的另一個優(yōu)點就是上電即運行。這個特性有助于系統(tǒng)組件的初始化、處理器喚醒緊急任務的執(zhí)行，而ALTERA、XINLINX的FPGA上電到正常工作需要0.2秒的時間。這一點也正是ACTEL廣泛用于航空或者軍事領域的原因。例如：在不停車收費系統(tǒng)中，就利用了ACTEL的上電就運行。汽車在高速公路上行使的速度特別快,而在遠離收費系統(tǒng)中,FPGA是處于掉電狀態(tài).當接近收費區(qū)的時候,FPGA啟動工作,所以設計中必須要滿足FPGA上電就工作,SRAM型的FPGA上電配置要200MS,有點不妥,可能導致結果是:等到FPGA開始工作的時候,車已經開出了射頻區(qū),車載發(fā)送的數據主站無法收到。
4.真正的單芯片解決方案
ACTEL是flash架構的FPGA，而ALTERA和XINLINX的都是SRAM架構，掉電數據丟失，所以一般需要外加一個配置芯片。由于ACTEL是flash架構的FPGA，所以不要配置芯片，而且功耗更低。ACTEL的FUSION系列更是內部帶模擬功能,內部有電流監(jiān)控，電壓監(jiān)控，12位AD，RTC掉電喚醒等等.IGOOL系列更是為手持設備量身定做，靜態(tài)功耗為5微瓦，最小封裝僅為4mm*4mm,比業(yè)界最低功耗的CPLD節(jié)省500倍以上。
5.無可挑剔的穩(wěn)定性
ACTEL具有固件免疫能力，就是任何高能量的中子和a粒子撞擊器件都絲毫沒有影響，但是SRAM型的FPGA是不能承受高能量粒子的撞擊，不能適合惡劣的環(huán)境。目前上海中科院物理研究所承擔的"嫦娥1號"項目中，就是使用的ACTEL系列反熔絲系列的芯片。這個也是ACTEL在軍事、汽車行業(yè)中的優(yōu)勢所在。
6.完整免費的開發(fā)平臺
軟件完全免費，內部集成了業(yè)界最好的綜合工具synplify，仿真最好的工具MODESIM等，不收取任何費用，全部自動完成安裝，軟件開發(fā)簡單，使用方便。我們有一系列詳細的例程(PLL,RAM,FIFO,Flashrom,動態(tài)PLL),讓您輕松實現代碼的移植。同時最新的2本ACTEL書籍(ACTEL原理與應用和ACTEL實驗例程）和便宜的開發(fā)板讓您一個星期就可以完全掌握ACTEL設計的精髓。
7.ACTEL內部包含ARM7或CORTEX_M1處理器
帶M7和M1前綴的FPGA都支持ARM處理器，也就是FPGA內部不單可以實現FPGA的功能，還有ARM處理器，實現“FPGA+ARM”的組合方案,就象ALTETA里面的NIOS II。
8.完全替代業(yè)界的CPLD器件
ACTEL FPGA擁有3-300萬門之間的器件，在同等價格中，我們不但具備CPLD全部的功能，還具備PLL，RAM，FIFO，1K的flashROM，128位的AES密鑰，絕對的可靠性。這樣的話，我們還有什么理由不選用ACTEL。
本人不是ACTEL的代理，以上摘自EDN.
防拷貝雖然不利于技術交流，對于企業(yè)可是生死存活的事情，相信還是有市場的。]]>
為了在競爭中占據主動，PLD市場勢均力敵的兩大領導廠商Xilinx與Altera新近分別宣布他們的下一代FPGA產品都將采用高k金屬柵技術的28nm工藝，以滿足諸如云計算、移動互聯(lián)網和3G應用等領域所不斷增長的帶寬需求。因為PLD器件采用更高技術的工藝節(jié)點制造，無疑可以降低成本、提升性能，尤其是能夠改進一直以來為ASIC所詬病的功耗水平，以適應更廣闊的設計應用。然而PLD雙雄當前均未詳細透露各自28nm技術的產品規(guī)劃，估計要等到今年Q3方可完全揭曉。
殊途同歸的是，Altera和Xilinx都強調在28nm技術上的部分可重新配置功能，即FPGA器件無需斷電就可以通過軟件對其內部邏輯進行部分重置。不同的是，Xilinx宣稱其在該功能的支持上更有經驗，并革命性地統(tǒng)一Virtex和Spartan器件的內部邏輯和I/O架構來提供靈活的設計選擇；而Altera的28nm器件特點則是再結合嵌入式HardCopy模塊和更高速的收發(fā)器來遞送更高的性能。
28nm器件代工方面，Altera依然只由其長期戰(zhàn)略伙伴臺積電(TSMC)代工，而堅持多代工策略的Xilinx除選擇已是65nm代工伙伴的三星外，也轉而投入TSMC的懷抱。據悉，臺積電(TSMC)已經準備好在年內試產高k金屬柵28nm器件。本刊同時認為，和代工廠的博弈將會是決定FPGA雙雄獲取28nm市場競爭籌碼多少的一個重要因素，比如在量產時間、產能支持等各方面。誠然，激烈的市場競爭是推動28nm FPGA乃至加速PLD產業(yè)發(fā)展的源泉，而創(chuàng)新的28nm FPGA器件的推出，對用戶來說無論如何都是好事一件，而不管哪個供應商在最終的市場上表現更勝對方一籌。
能賦予設計更具靈活性的特點使市場對FPGA的需求也呈現多樣化。區(qū)別于SRAM FPGA在高端DSP和網絡處理應用上的成就，另一PLD供應商Actel就決意以基于Flash技術的低功耗FPGA進行差異化競爭。Actel亞太區(qū)總經理賴炫州對《電子工程專輯》表示，Actel的策略是憑借混合信號FPGA創(chuàng)建屬于Actel自己的市場。他認為，Actel最新推出集成ARM Cortex-M3硬核和可編程模擬模塊的SmartFusion FPGA，標志著首款完全可編程的SoC的誕生。在其目標應用領域里，其相比MCU+ASSP的方案組合具有更高的集成度和設計靈活性，而對于基于CMOS工藝的SRAM FPGA而言，基于Flash工藝的SmartFusion擁有高壓模擬電路和數字電路共存的優(yōu)勢。賴炫州介紹，Flash FPGA需要高電壓燒錄，容易集成模擬資源，而SRAM FPGA在高電壓集成方面比較有挑戰(zhàn)性，一般來說，3.3V以上的信號難以集成到SRAM FPGA上。
SmartFusion的創(chuàng)新來自其嵌入了完整的微控制器子系統(tǒng)，也是與前代集成軟核的Fusion產品的區(qū)別所在。可編程模擬方面，其主要具有幾個12位SAR ADC和Sigma-Delta DAC可選擇。而軟件支持方面，和大多數嵌入式開發(fā)套件的內容差不多，但其微控制器子系統(tǒng)的配置工具的確是一個亮點，設計人員只需勾選相應的外設和I/O與輸入硬件配置即可，而可編程模擬元件也可通過改工具進行配置。
賴炫州強調，在SmartFusion推出不久所擁有的十多個客戶來看，選擇Actel FPGA的關鍵還是其特有的保密性特點。由于Actel Flash FPGA是one die集成，外掛接口較少，加上多層次的保護措施，能有效防止創(chuàng)新的或差異化設計被競爭對手抄襲、克隆，甚至被代工廠商過量生產。
]]>如果能在FPGA內部嵌入具有外部測試設備功能的邏輯測試模塊，那么以上問題就可以一一解決。SignalTapII就是這樣一種嵌入式邏輯分析器(embedded logicanaIyzer)，簡稱為SignalTapII ELA。它是QuartusII軟件中集成的內部邏輯分析軟件，使用它可以實時觀察內部信號波形，方便用戶查找設計的缺陷。
1 SignalTapII ELA的原理
SignalTapII ELA是Quartus軟件中第二代系統(tǒng)級調試工具。將SignalTapII ELA代碼和系統(tǒng)邏輯代碼組合交由QuartusII編譯、綜合、布局布線，生成sol文件中內含SignalTapII ELA，把sof文件配置到FPGA內。FPGA運行時，一旦滿足待測信號的觸發(fā)條件，SignalTapII ELA就立即啟動，按照采樣時鐘的頻率捕獲待測信號數據并暫存于FPGA片內的RAM中，采樣數據不斷刷新片內存儲器，最后通過JTAG口將捕獲的信號從片內RAM傳至Quartus II實時顯示。SignalTapII ELA的原理流程如圖1所示。
實際工程中，加入SignalTapII ELA不會影響系統(tǒng)原有的邏輯功能。
2 SignalTapII ELA的配置
SignalTapII ELA基本配置過程如下：
①添加采樣時鐘。SignalTaplI ELA在時鐘的上升沿進行采樣，可以使用設計系統(tǒng)中的任何信號作為采樣時鐘，根據Altera公司的建議最好使用同步系統(tǒng)全局時鐘作為采樣時鐘。但是在實際應用中，多數使用獨立的采樣時鐘，這樣能采樣到被測系統(tǒng)中的慢速信號，或與工作時鐘相關的信號。當然采樣時鐘的頻率要大于被測信號的最高頻率，否則被測信號波形會有較大誤差。
②定義采樣深度。采樣深度決定了待測信號采樣存儲的大小，而可以采樣的深度是根據設計中剩余的RAM塊容量和待測信號的個數決定的。若待測信號較多，則在同樣I／O Bank個數情況下采樣深度較淺。待測信號個數的增減和采樣深度的深淺會直接改變RAM塊的占用情況，采樣深度的范圍為0～128 KB。
③定義RAM類型。設置占用片內何種RAM塊資源，隨著采樣深度的改變，RAM塊的數據線和地址線寬度可以分割成多種組合。例如：采樣深度是1 KB，RAM數據線、地址線可以分割成2×512或4×256等多種組合。依此類推。
④定義觸發(fā)位置。Pre trigger position表示采樣到的數據12％為觸發(fā)前，88％為觸發(fā)后；Center trigger position表示采樣的數據處于觸發(fā)前后各一半；Post trigger position表示采樣到的數據88％為觸發(fā)前，12％為觸發(fā)后。
⑤觸發(fā)條件級數設置。SignalTapII ELA支持多觸發(fā)級的觸發(fā)方式，最多可支持10級觸發(fā)，幫助濾除不相干的數據，更快地找到需要的數據。若有多級觸發(fā)條件，首先分析第一級觸發(fā)條件。若第一級為TRUE，則轉到分析第二級是否滿足，直到分析完所有觸發(fā)條件均為TRUE才最終觸發(fā)時鐘采樣數據。
⑥觸發(fā)條件。設定約束性的觸發(fā)條件。可以允許單個信號的獨立觸發(fā)條件Basic，直接采用單個外部或設計模塊內部的信號；也可以允許多個節(jié)點信號的組合觸發(fā)條件Advanced，構成觸發(fā)函數的觸發(fā)條件方程。例如：使能信號ENA與4位輸出信號Q相與后觸發(fā)，觸發(fā)條件=ENA&(Q=15)。
]]>
隨著電子元件的性能和集成度不斷提高而價格卻不斷降低，電子控制單元的發(fā)展正一日千里。隨著各種技術和應用大量涌現，從家電領域到工業(yè)自動化生產線，大家關注的重點還是在增加設計和提高電源效率的同時能減少設計、開發(fā)和整體的系統(tǒng)成本。
與此同時，運動控制應用的復雜程度也越來越高，已從簡單的開/關型控制向在高度集成環(huán)境中具備精確控制的可變速應用發(fā)展。無論是交流、直流、有刷和無刷電機的各種控制電路主要由三部分構成：人機界面、微控制器（MCU） 和控制邏輯。對于閉環(huán)運動控制，傳感器接口是外加的一個元件（圖1）。將運動控制邏輯納入數字領域可以實現分布式環(huán)境控制。運動控制電子和分布網絡的配合可在車間實現多種新功能，包括遠程管理；適應不斷變化的協(xié)議；性能監(jiān)視；以及按期進行維護。
舉例說，當今汽車制造業(yè)廣泛使用由步進電機驅動的機械手。機械手系統(tǒng)使得分布式控制更為復雜，而不同的機械手要同時在幾個車輛上安裝不同的零件。系統(tǒng)設計人員主要的挑戰(zhàn)之一是要通過局域網
絡實現各個機械手和其他自動化設備的同步。更復雜的是，遠程管理功能（如監(jiān)視、數據共享和遠程配置） 對復雜的中央控制拓撲結構往往非常關鍵，也就是說，必需有一個有效的分布控制機制。
隨著半導體工藝和集成度的提高，現場可編程門陣列（FPGA） 已成為許多電子運動控制應用的重要替代平臺。FPGA的發(fā)展迅猛，在許多應用領域中替代了特定用途集成電路（ASIC）。非易失性FPGA是具成本效益的ASIC替代方案，不存在采用ASIC時涉及開發(fā)成本高和開發(fā)時間長的問題。而且，利用FPGA替代固定的邏輯，設計人員無論在設計階段還是在應用現場，都可以高效、可靠地實現產品升級及定制功能。
以Flash 為基礎的混合信號FPGA （如Actel Fusion PSC） 能在單芯片上實現前所未有的集成度。因此，這類器件可替代多個分立元件，能使成本和占用板卡空間減少最少50%，同時又能維持系統(tǒng)的可靠性（圖2）。而且，混合信號器件上集成的Flash 內存可以讓設計人員存儲設計文檔，不象那些以SRAM為基礎的FPGA需要另外配置PROM。此外，與其他可重編程FPGA解決方案一樣，可配置和靈活的混合信號FPGA器件可以在開發(fā)過程中甚至應用之后，輕易進行設計變更。
眾所周知，FPGA能通過并行處理加快數學運算，使它成為實現電機控制邏輯的理想選擇。FPGA能執(zhí)行更嚴格的控制環(huán)，因此提供更佳的控制和更少的波動和噪聲。設計人員還能在集成了Flash 內存的混合信號FPGA中集成軟處理器核，從片上存儲器直接運行，從而緊密地配合控制邏輯和中斷驅動程序的需要。由于設計中的邏輯門數量和類型及控制邏輯的功能因應用而有所不同，即基于性能要求而定；因此，可編程邏輯往往最適合于實現各種用戶接口和數字控制邏輯，包括網絡和外設接口、脈沖寬度調制（PWM），以及正交編碼器接口和傳感器輸入；這對當今的運動控制系統(tǒng)都非常重要。
網絡和外設接口
在運動控制系統(tǒng)中，網絡和外設接口可讓用戶發(fā)出指令對邏輯電路進行初始化、配置和控制，并且遠程管理控制系統(tǒng)。根據功能和拓撲結構的不同，每個運動控制系統(tǒng)的網絡和外設接口都可能會采取獨特的實現方式，但有一點共同的是，都會利用接口來提高系統(tǒng)的可訪問性。
目前已經有各種各樣的工業(yè)標準接口，如用于本地訪問的通用串行總線（USB）、基于RS232的串口和控制器局域網（CAN） 接口，以及基于TCP/IP網絡協(xié)議的10/100以太網。在苛刻的環(huán)境下，如汽車制造車間，可能還需要無線網絡接口。這種接口可在制造車間內實現系統(tǒng)同步、數據共享、狀態(tài)監(jiān)視和故障報警。此外，基于TCP/IP的網絡接口則用于延長由任何距離遠程訪問中央制造控制設施的能力。
在許多情況下，工業(yè)自動化應用都需要特殊的控制算法和裝置來完成特殊的任務。為實現這些標準接口無法提供的功能，需要考慮采用專門的接口。為了充分發(fā)揮某個分布控制系統(tǒng)的潛力，標準接口或專門的網絡協(xié)議都必須加到板卡級中，或嵌入到可編程邏輯內。而FPGA是將所有接口集成在一起的最佳平臺。特別是，當今的混合信號FPGA器件具有模擬前端，能支持種類眾多的用戶輸入，以及實現運動控制所需的電壓、電流和溫度監(jiān)視功能。
脈沖寬度調制（PWM）
PWM邏輯并不是所有運動控制應用都適用的方案。由于不同電機的繞組圈數、額定電壓/電流、扭矩曲線和其他參數的差異很大，因此每種PWM系統(tǒng)都需要對這些差異加以考慮。在PWM控制的系統(tǒng)中，施加電壓的順序決定電機的轉動方向。在給定繞組電感下，占空比（或者說脈沖頻率和脈沖串長度） 決定了電機的峰值電流和磁通量（即其扭矩大小）。機械動量和繞組電感（部分由繞組圈數所決定） 會使PWM電壓變得平滑。通過控制驅動電路的加壓順序、頻率和占空比，PWM 系統(tǒng)就可控制方向、速度和平均扭矩。利用FPGA 器件，設計人員可以構建最適合系統(tǒng)要求的PWM方案，而不必非得采用傳統(tǒng)的MCU/DSP方案來實現。
正交編碼器接口（QEI）
大多數高精度電機（如用于機械手的伺服步進電機） 都支持正交編碼器接口。控制系統(tǒng)必需提供正交編碼器接口邏輯來精確電機速度、位置和加速。當然，采用可編程邏輯技術便可在各種模式下取決于運動控制系統(tǒng)中采用的電機特性，精確并動態(tài)地調節(jié)速度。
傳感器輸入
對于閉環(huán)運動控制系統(tǒng)，需要有轉子位置和/或轉數輸入。這些輸入可以是內置的霍耳效應傳感器或外接的光學位置編碼器、同步解析器或磁感應傳感器。利用集成的模擬前端，混合信號FPGA將提供更加集成的解決方案，能夠減少部件數、降低系統(tǒng)成本和提高可靠性。
可靠性和系統(tǒng)正常運行時間
對于今天的電子系統(tǒng)，高性能、低集成成本和快速診斷能力非常關鍵。診斷和預報，即確定故障類型并作出預報的功能，在系統(tǒng)管理中的重要性越來越高。讀取帶有時間標記系統(tǒng)參數的各種板卡運行的功能或事后分析故障的功能對于系統(tǒng)開發(fā)是無價之寶。同樣地，能構建出一個"黑匣子"將為查找故障類型和設計缺陷節(jié)省寶貴的時間和精力。
混合信號FPGA的片上Flash 內存可保存關鍵的系統(tǒng)參數，并對其作時間標記，如電源線路電流消耗、器件溫度和電壓波動等。這些數據不僅可用于事后故障分析，而且還可讓創(chuàng)新的設計人員用于運行中的系統(tǒng)趨勢分析。例如，設計人員可以測量（當輸入某一電壓時） 繞組的電流和電機的振動，以確定什么情況下按計劃的方式關閉設備。在工業(yè)應用中，從解決故障問題所需的成本以及設備關閉所造成的利潤損失來考慮，按計劃的方案關閉設備比意外關閉的費用要少得多。混合信號FPGA可讓設計人員通過分析某一特定參數如何改變板卡的壽命，在故障發(fā)生前作出預報，從而最大限度地提高機器利用率，延長系統(tǒng)的正常運行時間，并降低可能造成重大損失的系統(tǒng)崩潰風險。
電機的應用范圍很廣，而且許多應用都正在由機電設計轉向電子設計。計算機和功率電子器件的成本一直是推廣電子電機控制廣泛應用的障礙之一。隨著半導體工藝和功能集成技術的進步，這個障礙正在慢慢消失。而且，由于今天采用固定功能實現方式的成本仍然很高，常常需要不同的部件和在各個設計反復環(huán)節(jié)作板卡級變更，FPGA遂成為了許多運動控制應用的替代解決方案。
理想的運動控制設計往往需要將一些可協(xié)同操作的部件放在一起，使它們能在運行中和諧配合。而混合信號FPGA解決方案的功能集成度非常高，正好能滿足這種需求，可以大幅減少部件數目、板卡空間和整體系統(tǒng)成本，從而增加系統(tǒng)的可靠性和正常運行時間。
相似的，您現在創(chuàng)建的測量與控制系統(tǒng)也可以同時進行多項任務。計算領域的工程創(chuàng)新引進了許多建立更高效并行系統(tǒng)所需的關鍵技術：多核處理器、現場可編程門陣列（FPGA）和無線通信。使用這些傳統(tǒng)工具利用這些關鍵技術并不十分容易；但是，如果在應用中使用這些技術，就可以獲得性能更高的系統(tǒng)，提高測量與自動化系統(tǒng)的吞吐量，降低成本。LabVIEW的最新版本8.6為您提供了使用下一代并行技術所需的工具，從多核處理器到高性能FPGA直至無線設備。
圖1：NI機器視覺開發(fā)模塊的例如圖像卷積函數等多個圖像處理函數現在能夠自動分配到多個核心進行處理。
在桌面上進行多核超級計算
在世界最頂級的500臺超級計算機（www.top500.org）的最新排名中，有77％使用了多核處理器簇，而在2007年這個數字只有22％。這些超級計算機和您現在PC中使用的多核處理器是相同的。當然，要充分利用這些超級計算機需要編寫專用的軟件。幸運的是，LabVIEW的設計就已經考慮了并行處理，對多任務處理的支持已經長達10多年。
圖2：LabVIEW 8.6為FPGA編程提供了強大的算法工程平臺，包含了交互式用戶界面、大型分析庫以及到實時硬件原型上的快速移植。
LabVIEW 8.6是基于現有的多核兼容性而編寫的，大大提高了利用多核處理所能夠獲得的性能。在LabVIEW 8.6中超過1200個數學和信號處理庫中的函數已經為多核系統(tǒng)進行了優(yōu)化；此外，新型的高級緩存連續(xù)技術能夠進一步提高性能。這樣使得對CPU核心的使用更為高效。舉例來說，相對于單核系統(tǒng)而言，一個運行在八核系統(tǒng)上的基準測試程序運行快了6.6倍。LabVIEW控制設計與仿真模塊也使用了多核處理器，執(zhí)行并行動態(tài)系統(tǒng)仿真模塊快了5倍。NI機器視覺開發(fā)模塊中的多個圖像處理函數已經為自動將任務平分到多個核心中進行了優(yōu)化。例如，圖像卷積函數的基準測試在雙核系統(tǒng)上運行快了高達15倍（見圖1）。這些新型特性為您的測量或控制系統(tǒng)提供了超級計算機級別的性能。
降低FPGA開發(fā)時間
FPGA可能是現在并行能力最高的可編程計算硬件，為測量和控制系統(tǒng)提供了前所未有的性能和可靠性。但是，由于FPGA的開發(fā)困難重重，許多工程師不太愿意涉足FPGA編程。甚至算法設計專家在進行定點實現的工作也覺得十分困難。LabVIEW提供了強大的算法工程平臺，使用交互式用戶界面、大型分析庫和與實時硬件原型的快速移植特性，滿足了這些挑戰(zhàn)的需求。LabVIEW 8.6擴展了這些課題，解決了下面列出的最為常見的FPGA挑戰(zhàn)。
1、使用傳統(tǒng)的FPGA開發(fā)軟件需要數字設計的專業(yè)知識——使用LabVIEW直觀的數據流模型，您可以使用圖形化LabVIEW FPGA模塊，對FPGA進行編程，而不必學習硬件描述語言（HDL）的復雜內容。
2、FPGA代碼在執(zhí)行之前可能需要很長的編譯周期——LabVIEW 8.6大大增強了FPGA開發(fā)和調試特性，您可以在無需編譯的情況下，在開發(fā)計算機上對FPGA和主機接口代碼進行仿真。此外，現在您可以在無需修改FPGA代碼的情況下，通過仿真I/O信號為FPGA邏輯建立測試工作臺，在編譯之前對設計進行驗證。
如果您使用NI CompactRIO硬件，就可以利用LabVIEW 8.6中全新的CompactRIO掃描模式特性，無需對FPGA進行編程，訪問實時處理器的I/O。有了這個全新選項，在您的應用程序需要更高性能或是自定義行為時，可以選擇“全面開啟”FPGA。
3、將算法從軟件原型移植到硬件實現中十分困難——由于LabVIEW可以運行在臺式機平臺和FPGA上，相對于使用傳統(tǒng)工具需要重寫算法而言，從臺式機到硬件的過渡十分平滑。LabVIEW 8.6中FPGA上的新增定點數據類型支持和例如快速傅立葉變換（FFT）函數等高級分析知識產權（IP）使得這種過渡更加順利。
4、使用最新的FPGA硬件更新設計需要耗費時間和資金——LabVIEW通過利用硬件抽象保護了您的開發(fā)投資，因此您可以使用全新硬件平臺，例如基于Xilinx Virtex-5 FPGA的NI R系列設備和NI單板RIO板卡專用可重復配置I/O（RIO）平臺，而無需對LabVIEW FPGA代碼進行修改。
簡化Wi-Fi測量系統(tǒng)的實現
LabVIEW除了簡化了在多核處理器和FPGA上的并行代碼開發(fā)之外，還通過為新型NI Wi-Fi數據采集（DAQ）設備提供支持，簡化了并行分布式測量的開發(fā)和部署。盡管很久之前LabVIEW就已經為一系列插入式和有線總線的數據采集提供了支持，包括PCI、PXI、USB、LAN和GPIB，但是在數據采集應用中無線技術的引進卻慢了很多。這主要是因為對可靠、安全、高性能無線系統(tǒng)的編程和部署相對更為復雜。隨著Wi-Fi（IEEE 802.11）在IT領域中普及以來，性能、可靠性和安全性已經大大提高了這個技術能夠適用于包括數據采集在內的關鍵任務的可行性。
對基于Wi-Fi的LabVIEW配置和數據采集步驟和對本地插入式USB設備的信號采集是相似的。兩者都使用相同的LabVIEW應用程序接口（API）連接NI-DAQmx驅動程序，從而避免了在將Wi-Fi設備加入到現有有線或插入式NI數據采集系統(tǒng)時所需的代碼修改。在LabVIEW中進行編程的時候，您可以使用NI數據采集助手，這是一個基于配置的向導，能夠幫助您定義測量，快速方便地通過Wi-Fi采集數據。LabVIEW 8.6中的數據采集助手和NI-DAQmx API使得將您的Wi-Fi系統(tǒng)從幾十個擴展到上百個設備變得十分容易。現在您可以將LabVIEW 8.6和新型NI Wi-Fi數據采集驅動程序用于以下應用領域：
1、用于預測維護的機器監(jiān)視——機器狀態(tài)監(jiān)視可以預防意外事故、優(yōu)化機器性能，并且降低修理時間和維護成本。使用LabVIEW和Wi-Fi振動測量，可以大大減少與機器監(jiān)視相關的安裝和布線成本。Wi-Fi數據采集還簡化了筆記本電腦和基于PC的移動現場診斷系統(tǒng)的建立。
2、結構狀態(tài)的診斷監(jiān)視——結構狀態(tài)監(jiān)視包括通過負載、壓力和張力等主要指標對建筑和橋梁的性能進行評估。由于這些結構尺寸較大，使用有線解決方案成本高昂，并且難于實現。對于這些及其他動態(tài)結構測試應用而言，高帶寬的全新NI Wi-Fi數據采集設備是使用LabVIEW在線分析，進行振動和張力測量連續(xù)數據流傳送的理想選擇。
3、環(huán)境質量監(jiān)視——環(huán)境監(jiān)視的范圍包括土壤、水和空氣的完整度直至與溫度和濕度調節(jié)相關的服務器與易損品等重要資產的室內儲藏。使用LabVIEW和Wi-Fi熱電偶和電壓測量，建立安裝與支持簡單的無線遠程監(jiān)督解決方案。
圖3：您可以在多種應用中將新型Wi-Fi數據采集設備與LabVIEW一起使用，其中包括機器、診斷與環(huán)境監(jiān)視。
LabVIEW 8.6中的其他新特性
除了繼續(xù)引進多核處理器、FPGA和Wi-Fi測量等最新并行技術之外，LabVIEW 8.6還包括了為長期老用戶專門設計的新增特性和重要改進。一個十分顯著的改變是通過LabVIEW平臺DVD套件所帶來的更好的用戶體驗，它大大簡化了LabVIEW開發(fā)系統(tǒng)、附加模塊和工具包以及NI兼容設備驅動程序的安裝。在單一的對話框中，您可以安裝分布在多張DVD上的軟件，并且盡可能少地更換媒介。您還可以對DVD上所包含的您暫時并不擁有的軟件進行30天的評估。
LabVIEW 8.6還包括了新增開發(fā)特性，可以提高工作效率，其中包括全新的程序框圖整理工具，只需要單擊鼠標，就可以按照LabVIEW風格指南中所給出的編程建議對程序框圖進行大小改變和重新排列。我們知道LabVIEW選板隨著LabVIEW平臺的發(fā)展，變得越來越復雜，LabVIEW 8.6也引進了快速放置功能，您可以使用可預測方式進行選擇，對前面板和程序框圖對象進行查找和放置。
世界是并行的，工程師和科學家必須能夠基于可響應的軟件，開發(fā)測量與自動化系統(tǒng)。LabVIEW 8.6可以充分利用多核處理器、FPGA以及Wi-Fi數據采集設備，它提供了由其自身圖形化編程平臺所帶來的相同優(yōu)點——無論何如復雜都可以利用最新PC技術的能力。
Michael Neal是一位LabVIEW產品經理。他獲取了德克薩斯大學奧斯汀分校的結構工程學士學位和生物醫(yī)學工程碩士學位。
Gerardo Garcia是一位LabVIEW實時與工業(yè)控制的部門經理。他獲得了德州農機大學的電子工程學士學位。
]]>
1 概述
--- 隨著FPGA容量的增大，FPGA的設計日益復雜，設計調試成為一個非常繁重的任務。為了使得設計盡快投入市場，設計人員需要一種簡易有效的測試工具，以盡可能的縮短測試時間。傳統(tǒng)的邏輯分析儀在測試復雜的FPGA設計時，將會面臨以下幾點問題：1）缺少空余I/O引腳。設計中器件的選擇依據設計規(guī)模而定，通常所選器件的I/O引腳數目和設計的需求是恰好匹配的。2）I/O引腳難以引出。設計者為減小電路板的面積，大都采用細間距工藝技術，在不改動PCB板布線的情況下引出I/O引腳非常困難。3）外接邏輯分析儀有改動FPGA設計中信號原來狀態(tài)的可能，因此難以確保信號的正確性。4）傳統(tǒng)的邏輯分析儀價格昂貴，將會加重設計方的經濟負擔。
--- 伴隨著EDA工具的快速發(fā)展，一種新的調試工具Quartus II 中的SignalTap II 滿足了FPGA研發(fā)中硬件調試的需求，他具有無干擾、便于升級、使用簡單、價格低廉等特點。本文將介紹SignalTap II邏輯分析儀的主要特點和使用流程，并以一個實例介紹該分析儀具體的操作方法和步驟。
2 SignalTap II的特點及使用
--- SignalTap II嵌入邏輯分析儀集成到Quartus II設計軟件中，能夠捕捉和顯示可編程單芯片系統(tǒng)（SOPC）設計中實時信號的狀態(tài)，這樣研發(fā)者就能在整個設計過程中以系統(tǒng)級的速度觀察硬件和軟件的交互作用。他支持多達1024個通道，采樣深度高達128Kb，每個分析儀均有10級觸發(fā)輸入/輸出，從而增加了采樣的精度。SignalTap II為設計者提供了業(yè)界領先的SOPC設計的實時可視性，能夠大大減少驗證過程中所花費的時間。目前SignalTap II邏輯分析儀支持的器件系列包括：APEXT II, APEX20KE, APEX20KC, APEX20K, Cyclone, Excalibur, Mercury, Stratix GX, Stratix。
--- SignalTap II將邏輯分析模塊嵌入到FPGA中，如圖1所示。邏輯分析模塊對待測節(jié)點的數據進行捕捉，數據通過JTAG接口從FPGA傳送到Quartus II軟件中顯示。使用SignalTap II無需額外的邏輯分析設備，只需將一根JTAG接口的下載電纜連接到要調試的FPGA器件。SignalTap II對FPGA的引腳和內部的連線信號進行捕捉后，將數據存儲在一定的RAM塊中。因此，需要用于捕捉的采樣時鐘信號和保存被測信號的一定點數的RAM塊。
--- 使用SignalTap II的一般流程是：設計人員在完成設計并編譯工程后，建立SignalTap II (.stp)文件并加入工程、設置STP文件、編譯并下載設計到FPGA、在Quartus II軟件中顯示被測信號的波形、在測試完畢后將該邏輯分析儀從項目中刪除。以下描述設置 SignalTap II 文件的基本流程：
--- 1．設置采樣時鐘。采樣時鐘決定了顯示信號波形的分辨率，他的頻率要大于被測信號的最高頻率，否則無法正確反映被測信號波形的變化。SignalTap II在時鐘上升沿將被測信號存儲到緩存。
--- 2．設置被測信號。能使用Node Finder 中的 SignalTap II 濾波器查找所有預綜合和布局布線后的SignalTap II 節(jié)點，添加要觀察的信號。邏輯分析器不可測試的信號包括：邏輯單元的進位信號、PLL的時鐘輸出、JTAG引腳信號、LVDS（低壓差分）信號。
--- 3．設置采樣深度、確定RAM的大小。SignalTap II所能顯示的被測信號波形的時間長度為Tx，計算公式如下：
--- Tx=N×Ts
--- N為緩存中存儲的采樣點數，Ts為采樣時鐘的周期。
--- 4．設置buffer acquisition mode。buffer acquisition mode包括循環(huán)采樣存儲、連續(xù)存儲兩種模式。循環(huán)采樣存儲也就是分段存儲，將整個緩存分成多個片段(segment)，每當觸發(fā)條件滿足時就捕捉一段數據。該功能能去掉無關的數據，使采樣緩存的使用更加靈活。
--- 5．觸發(fā)級別。SignalTap II支持多觸發(fā)級的觸發(fā)方式，最多可支持10級觸發(fā)。
--- 6．觸發(fā)條件。能設定復雜的觸發(fā)條件用來捕捉相應的數據，以協(xié)助調試設計。當觸發(fā)條件滿足時，在signalTap時鐘的上升沿采樣被測信號。
--- 完成STP設置后，將STP文件同原有的設計下載到FPGA中，在Quartus II中SignalTap II窗口下查看邏輯分析儀捕捉結果。SignalTap II可將數據通過多余的I/O引腳輸出，以供外設的邏輯分析器使用；或輸出為csv、tbl、vcd、vwf文件格式以供第三方仿真工具使用。
3 實例分析
--- 本文以一個ADC0809器件的采樣控制器作為實例，具體說明怎么用SignalTap II 來進行FPGA設計的驗證。使用Altera公司的器件Cyclone系列FPGA- EP1C12Q240C8，該器件支持SignalTap II 嵌入式邏輯分析儀的使用。
--- FPGA的設計結構如圖2所示。數字倍頻器的倍頻輸出提供ADC控制器的采樣觸發(fā)脈沖。A/D轉換器ADC0809的操作時序見數據手冊，根據其操作時序，ADC控制器來實現ADC0809的數據采集操作，采樣的時機由倍頻器來控制。控制器每控制完成一次采樣操作，則停止等待下一個觸發(fā)脈沖的到來。倍頻器每輸出一個低電平脈沖，ADC采樣控制器的狀態(tài)機進行一次采樣操作。在倍頻器的觸發(fā)控制下，完成被測信號一個基波周期N個點的等間隔采樣，同時數字倍頻器跟蹤輸入信號的頻率的變化，盡可能地保持N個點的采樣寬度正好為被測信號一個周波的寬度。
--- 測試項目是基于FPGA的AD采樣控制器，他是用狀態(tài)機控制的周期性的重復事件，一次采樣操作完成后等待采樣脈沖、開始下一次的采樣。針對待測項目的周期性，
--- 在STP文件中將buffer acquisition mode分別設為連續(xù)存儲和循環(huán)采樣存儲兩種模式進行驗證。連續(xù)存儲方式記錄采樣操作的連續(xù)過程，而在循環(huán)采樣存儲方式下SignalTap II記錄多次采樣時刻數據。
--- 按照上述SignalTap II的使用步驟，在編譯后的工程中添加STP文件，并對文件進行設置，如圖3所示。如1處設置采樣時鐘ct[3]，系統(tǒng)時鐘的16分頻。2處添加測試信號，包括待測模塊輸出的AD采樣控制信號和狀態(tài)機的狀態(tài)等。3處是采樣深度的設置，設為512。在4處的設置確定了在clko時鐘的上升沿觸發(fā)邏輯分析儀。在連續(xù)存儲模式下設置buffer acquisition mode為Circular前觸發(fā)位置。在分段存儲模式下設置為Sigmented 512 1 bit segments，表示將存儲區(qū)劃分成512個段，每段1個位的存儲深度。存儲模式的設置如圖中6所示。另外，使用Mnemonic Table將狀態(tài)機的7個狀態(tài)標示為直觀名稱。
--- 首先將STP文件設置成連續(xù)存儲模式，并將該文件連同工程一起下載到FPGA中。在連續(xù)存儲模式下，SignalTap II在clko時鐘的上升沿連續(xù)采樣直到采樣點數達到512個。這樣，SignalTap II記錄了一次采樣過程的所有數據，捕捉結果如圖4所示，從中能看到FPGA控制ADC0809轉換的時序波形。
--- 將圖3所示步驟6中的Buffer acquisition node改為Segmented方式，設其值為256 1 bit segments，并將修改后的STP文件連同工程重新下載到FPGA中。和單次觸發(fā)相同的是邏輯分析儀在ADC0809采樣時鐘上升沿時觸發(fā)邏輯分析儀，不同的是因為每一段只有1bit的存儲深度，因此捕捉1位數據后邏輯分析儀停止，等待下一次滿足觸發(fā)信號再次啟動，一共啟動256次。在波形顯示窗口，設顯示格式為Line Chart，這樣結果就直觀的顯示為連續(xù)的波形。分片采樣，可觀察同步采樣的結果，圖5是連續(xù)采樣256個點的結果波形。
4 結論
--- SignalTap II 嵌入式邏輯分析器，提供了芯片測試的一個非常好的途徑。通過SignalTap II 測試芯片無需外接專用儀器，他在器件內部捕捉節(jié)點進行分析和判斷系統(tǒng)故障。本文通過對Cyclone EP1C12器件的實驗證實該測試手段大大提高系統(tǒng)的調試能力，具有非常好的效果。