ARM處理器的寄存器 h PJw3mT  
  ARM處理器共有37個寄存器。其中包括：  ;-C
hTl  
  **31個通用寄存器，包括程序計數器（PC）在內。這些寄存器都是32位寄存器。 BF6Xsc0w  
  **6個狀態寄存器。這些寄存器都是32位寄存器。 h<L 7Z,  
ARM處理器共有7種不同的處理器模式，每一種模式中都有一組相應的寄存器組。在任何時刻，可見的寄存器包括15個通用寄存器（R0-R14）,一個或兩個狀態寄存器及程序計數器（PC）。在所有的寄存器中，有些是各模式公用一個物理寄存器，有一些寄存器各模式擁有自己獨立的物理寄存器。 !D(/NL{j6  
通用寄存器 {Jx:U {#  
通用寄存器分為以下三類：備份寄存器、未備份寄存器、程序計數器PC 1}BEU&*N^  
未備份寄存器 ZQ],44<
`  
未備份寄存器包括R0-R7。對于每一個未備份寄存器來說，所有處理器模式下都是使用同一個物理寄存器。未備份寄存器沒有被系統用于特別的用途，任何可采用通用寄存器的場合都可以使用未備份寄存器。 N*+e:xf3  
備份寄存器 OS^t3S.m  
對于R8-R12備份寄存器來說，每個寄存器對應兩個不同的物理寄存器。系統為將備份寄存器用于任何的特殊用途，但是當中斷處理非常簡單，僅僅使用R8-R14寄存器時，FIQ處理程序可以不必執行保存和恢復中斷現場的指令，從而可以使中斷處理非常迅速。 l7O6zT  
對于R13,R14備份寄存器來說，每個寄存器對應六個不同的物理寄存器，其中的一個是系統模式和用戶模式共用的；另外的五個對應于其他的五種處理器模式。采用下面的記號來區分各個物理寄存器： Zn!E\EY'  
R13_<MODE> Qt U EL$o  
其中MODE可以是下面幾種模式之一：usr,svc,abt,und,irq,fiq c<N*~Uc/1O  
程序計數器PC 3:(khR2%  
可以作為一般的通用寄存器使用，但有一些指令在使用R15時有一些限制。由于ARM采用了流水線處理器機制，當正確讀取了PC的值時，該值為當前指令地址值加上8個字節。也就是說，對于ARM指令集來說，PC指向當前指令的下兩條指令的地址。由于ARM指令是字對齊的，PC值的第0位和第一位總為0。 Rm>?h,<  
需要注意的是，當使用str/stm保存R15時，保存的可能是當前指令地址值加8個字節，也可能保存的是當前指令地址值加12個字節。到底哪種方式取決于芯片的具體設計。對于用戶來說，盡量避免使用STR/STM指令來保存R15的值。 * B"4% n  
當成功的向R15寫入一個數值時，程序將跳轉到該地址執行。由于ARM指令是字對齊的，寫入R15的值應滿足bits[1:0]為0b00，具體要求arm個版本有所不同： hIhX"=  
**對于arm3以及更低的版本，寫入R15的地址值bits[1:0]被忽略，即寫入r15的地址值將與0xFFFF FFFC做與操作。 
|8gc |C  
**對于ARM4以及更高的版本，程序必須保證寫入R15的地址值bits[1:0]為0b00，否則將產生不可預知的后果。 <6E}C X-  
對于Thumb指令集來說，指令是班子對齊的，處理器將忽略bit[0]。 ,YO#iMj  
程序狀態寄存器 <s@W@M"  
CPSR(當前程序狀態寄存器)在任何處理器模式下被訪問。它包含了條件標志位、中斷禁止位、當前處理器模式標志以及其他的一些控制和狀態位。每一種處理器 9U h8*|L>  
模式下都有一個專用的物理狀態寄存器，稱為SPSR（備份程序狀態寄存器） aRZ*YFp^  
。當特定的異常中斷發生時，這個寄存器用于存放當前程序狀態寄存器的內容。在異常中斷退出時，可以用SPSR來恢復CPSR。由于用戶模式和系統模式不是異常 EA#eab  
中斷模式，所以他沒有SPSR。當用戶在用戶模式或系統模式訪問SPSR，將產生不可預知的后果。 2wl?b"T p/  
CPSR格式如下所示。SPSR和CPSR格式相同。 ?>Io-(_|  
31 30 29 28 27 26 7 6 5 4 3 2 1 0 9YQI_ G  
N Z C V Q DNM(RAZ) I F T M4 M3 M2 M1 M0 ZP *
Rl<  
N——本位設置成當前指令運算結果的bit[31]的值。當兩個表示的有符號整數運算時，n=1表示運算結果為負數，n=0表示結果為正書或零。 P,n
m%vOL  
z——z=1表示運算的結果為零；z=0表示運算的結果不為零。對于CMP指令，Z=1表示進行比較的兩個數大小相等。 C4<#Uhld7  
C——下面分四種情況討論C的設置方法： s!fX NPB,  
在加法指令中（包括比較指令CMP），當結果產生了進位,則C=1,表示無符號運算發生上溢出；其他情況C=0。 hIR@j=hG  
在減法指令中（包括減法指令CMP），當運算中發生錯位，則C=0，表示無符號運算數發生下溢出；其他情況下C=1。 @1N8d5iE  
對于包含移位操作的非加堿運算指令，C中包含最后一次溢出的的位的數值 N cL> 5>  
對于其他非加減運算指令，C位的值通常不受影響
o5gWA~7*  
V——對于加減運算指令，當操作數和運算結果為二進制的補碼表示的帶符號數時，V=1表示符號為溢出；通常其他指令不影響V位。 bqNaGI]w  
***Q標識位*** `1: -S$  
在ARM V5的E系列處理器中，CPSR的bit[27]稱為q標識位，主要用于指示增強的dsp指令是否發生了溢出。同樣的spsr的bit[27]位也稱為q標識位，用于在異常中 ![f-DG  
斷發生時保存和恢復CPSR中的Q標識位。 ?t4yJ3^|  
在ARM V5以前的版本及ARM V5的非E系列的處理器中，Q標識位沒有被定義。 d6TD
d#;l  
%U.2j'F.  
***CPSR中的控制位*** NHGUea?  
CPSR的低八位I、F、T、M[4:0]統稱為控制位。當異常中斷發生時這些位發生變化。在特權級的處理器模式下，軟件可以修改這些控制位。 Uc3q|x |  
**中斷禁止位：當I=1時禁止IRQ中斷，當F=1時禁止FIQ中斷 65|P-\J  
**T控制位：T控制位用于控制指令執行的狀態，即說明本指令是ARM指令還是Thumb指令。對于ARM V4以更高版本的T系列ARM處理器，T控制位含義如下： f|Y8OzI~  
T=0表示執行ARM指令 (?h?5U_Hq  
T=1表示執行Thumb指令 ZV^En_#4~  
對于ARM V5以及更高版本的非T系列處理器，T控制位的含義如下 pW[.odt"  
T=0表示執行ARM指令 ?rWu^=4Co  
T=1表示強制下一條執行的指令產生未定指令中斷 %~llBn Z  
***M控制位*** +(YupN]Yw  
M控制位控制處理器模式，具體含義如下： Uy +Pm
]  
M[4:0] 處理器模式 可訪問的寄存器 ?v( 12!  
ob10000 user pc,r14~r0,CPSR "6kv2lf  
0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ 'd|0  
0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ F8 h
$PL+x  
0B10011 SUPERVISOR PC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC  l_ [T   
0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT Ny ,C&%  
0b11011 UNDEFINEED PC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND BD;6.&]E  
0b11111 SYSTEM PC,R14-R0,CPSR(ARM V4以及更高版本） A +FoJ OSF  
***CPSR中的其他位*** ^s)^Fy%^  
這些位用于將來擴展。應用軟件不要操作這些位。 r0KMQFa  
在ARM體系中通常有以下3種方式控制程序的執行流程： /? /53\M  
**在正常執行過程中，每執行一條ARM指令，程序計數器(PC)的值加4個字節；每執行一條Thumb指令，程序計數器寄存器(PC)加2個字節。整個過程是按順序執行。 _$ Q"/vH  
**跳轉指令，程序可以跳轉到特定的地址標號處執行，或者跳轉到特定的子程序處執行。其中,B指令用于執行跳轉操作；BL指令在執行跳轉操作同時，保存子程 M lkyxh'C  
序的返回地址；BX指令在執行跳轉操作同時，根據目標地址為可以將程序切換到Thumb狀態；BLX指令執行3個操作，跳轉到目標地址處執行，保存子程序的返回 `>c9Iy?>5B  
地址，根據目標地址為可以將程序切換到Thumb狀態。 6e4XDT-  
**當異常中斷發生時，系統執行完當前指令后，將跳轉到相應的異常中斷處理程序處執行。當異常中斷處理程序執行完成后，程序返回到發生中斷指令的下條指 rA[L88<AO/  
令處執行。在進入異常中斷處理程序時，要保存被中斷。 k"m74XU  
;>57H1Xv