日前于夏威夷舉行的2008年VLSI技術(shù)大會上，英特爾(Intel)公司再度針對用于微處理器中的先進高速緩存設(shè)計提出其最新的浮體單元(FBC)內(nèi)存研究報告。

　　由于英特爾公司聲稱這款據(jù)稱是全球最小的FBC絕緣硅(SOI)平面組件，未來將可能用于其15nm制程中，因而目前最令人感到好奇的問題就是，該公司是否終將認(rèn)同并采用絕緣硅(SOI)技術(shù)。在相關(guān)的一篇文章中，英特爾還介紹了一種針對SRAM高速緩存單元所用的自適應(yīng)電路技術(shù)。目前這兩種技術(shù)仍處于研發(fā)階段。

　　這種FBC也被稱為浮體RAM(FB-RAM)內(nèi)存單元。在英特爾邁向此一領(lǐng)域的競賽中，正虎視眈眈尋找機會的還包括其競爭對手──AMD公司。兩年前，AMD從Innovative Silicon(ISI)公司取得了一項嵌入式FBC技術(shù)的授權(quán)。

　　由于目前采用電容器的技術(shù)正逐漸被淘汰，因而FBC在這幾年來一直被吹捧為傳統(tǒng)高速緩存的最佳替代技術(shù)。相較于目前所有微處理器上使用標(biāo)準(zhǔn)6顆晶體管(6T)的高速緩存相較，F(xiàn)BC更適合越來越高的內(nèi)存密度要求。

　　“標(biāo)準(zhǔn)DRAM中具有一個電容器和一個晶體管。”ISI公司表示，“電容器用于儲存邏輯狀態(tài)1或0，晶體管則用于提供存取電容器的其它電路。為了讀取DRAM內(nèi)存單元，晶體管先被導(dǎo)通，才能讓電容器上的電荷流到位在線，以形成一個可被檢測到的低電壓。”

　　ISI公司營銷副總裁Jeff Lewis警告，解決與DRAM中電容器有關(guān)的許多重要問題都迫切需要一種新架構(gòu)。“目前的架構(gòu)幾乎已無法再讓電容器縮小了。”Lewis在加州Anaheim所舉辦的設(shè)計自動化會議(DAC)中指出。

　　Lewis推測，“DRAM的微縮也可能只剩下一代或二代的發(fā)展空間”，因而可能刺激內(nèi)存設(shè)計對于FBC的需求。不過，他也指出FBC技術(shù)還存在許多問題。“導(dǎo)入一種新的內(nèi)存技術(shù)畢竟是一項艱巨的挑戰(zhàn)。”他認(rèn)為。

　　一般而言，F(xiàn)B-RAM無需使用電容器，而內(nèi)建于塊狀硅中的傳統(tǒng)DRAM位單元則需使用電容器。在bulk CMOS中，構(gòu)成晶體管主體的電荷連至固定電壓。而在SOI中，無任何連接的晶體管主體則懸浮在硅晶的厚氧化層上方。為了使浮體具備電容器的性能，在浮體兩側(cè)都必須施加一個嚴(yán)密控制的電壓。

　　相較于高速緩存設(shè)計中所采用的傳統(tǒng)嵌入式內(nèi)存，F(xiàn)BC技術(shù)可使其位容量增加3至4倍，英特爾公司技術(shù)與制造部門副總裁兼組件研究總監(jiān)Mike Mayberry表示。因此，該技術(shù)可加速運算速度，Mayberry在一次電話會議中指出。

　　英特爾公司早在2006年時就曾論及一種采用FBC技術(shù)的雙閘極晶體管架構(gòu)。而在此次的VLSI大會上，這一家芯片業(yè)巨擘描繪了一種采用SOI的平面架構(gòu)，看來似乎有點兒顛覆原先立場的意味。此外，相較于其兩大競爭對手──AMD與IBM公司采用SOI的處理器設(shè)計，英特爾完全排除了在主流產(chǎn)品中使用該技術(shù)的可能性。

　　“FBC是在在SOI上所建構(gòu)的一種平面組件，但其薄膜厚度與傳統(tǒng)的SOI完全不同。”英特爾公司指出，“例如，埋氧層厚度僅10nm，而一般大部份的SOI建置則為100nm。這意味著針對底氧層(BOX)較厚的SOI設(shè)計不適用于較薄的BOX，反之亦然。這是在作出技術(shù)選擇之前亟需解決的許多整合問題之一。”

　　在一篇題為‘在薄硅與薄層BOX上建構(gòu)采用高K+金屬閘極的微縮FBC內(nèi)存適用于15nm及更先進制程’(A Scaled Floating-Body Cell Memory with High-k + Metal Gate on Thin Silicon and Thin BOX for 15-nm Node and Beyond)的論文中，英特爾公司詳細(xì)介紹了據(jù)稱是目前世界上采用FBC技術(shù)的最小平面組件，其功能組件尺寸可微縮至30nm的閘極長度。Mayberry并表示，英特爾公司所發(fā)表的組件要比其它現(xiàn)有公開文獻中所介紹的類似組件更微縮兩個世代。

　　在這篇論文中，英特爾公司表示，“采用60nm閘極的這款組件具有適當(dāng)?shù)膬?nèi)存保存能力。而且，在這個規(guī)模大小下，1個位單位可能小于0.01平方微米，因而使其非常適合用于15nm制程節(jié)點上。同時，在實際組件和仿真結(jié)果之間也存在極佳的一致性，我們可預(yù)期該技術(shù)將連續(xù)微縮到10nm技術(shù)節(jié)點。”

　　在一篇相關(guān)論文中，英特爾公司采取了另一條開發(fā)路線。“該論文展示了全新的自適應(yīng)電路調(diào)整技術(shù)，可讓內(nèi)存單元更能忍受制程、電壓和溫度的變異，因而使得SRAM快取單元的最小工作電壓持續(xù)降低。”英特爾公司表示。

　　根據(jù)這家芯片業(yè)巨擘表示，“在某些工作條件下，針對45nm測試芯片的測量顯示，一個單元發(fā)生錯誤的次數(shù)減少了26倍。這些電路可以讓英特爾在未來的幾代制程中，持續(xù)提供更高的性能和強大的特色，而不至于產(chǎn)生故障。”

　　為了展現(xiàn)其不落人后的實力，AMD公司也曾兩年前取得ISI所開發(fā)的浮體SOI內(nèi)存授權(quán)，據(jù)稱這是一種用于內(nèi)存和微處理器的Z-RAM(零電容器)技術(shù)。據(jù)稱AMD公司現(xiàn)正積極尋求可用于更大型板級L3高速緩存的相關(guān)新技術(shù)。

　　韓國的海力士半導(dǎo)體(Hynix)公司也同樣取得了Z-RAM技術(shù)的授權(quán)。然而，AMD和海力士半導(dǎo)體至今仍尚未推出采用該技術(shù)的產(chǎn)品。