很多兄弟對于CPLD下JTAG的下載很熟悉了,可轉到FPGA來的時候,多多少少有些迷惑,怎么出現配置芯片了,為什么要用不同的下載電纜,不同的下載模式?我就自己知道的一點東西談一些個人的見解,并發一些資料.希望路過的朋友喝個采,版主給點威望.有問題大家也一起討論,歡迎拍磚.

1.FPGA器件有三類配置下載方式：主動配置方式（AS）和被動配置方式（PS）和最常用的(JTAG)配置方式。
AS由FPGA器件引導配置操作過程，它控制著外部存儲器和初始化過程，EPCS系列.如EPCS1,EPCS4配置器件專供AS模式，目前只支持Cyclone系列。使用Altera串行配置器件來完成。Cyclone期間處于主動地位，配置期間處于從屬地位。配置數據通過DATA0引腳送入FPGA。配置數據被同步在DCLK輸入上，1個時鐘周期傳送1位數據。(見附圖)

PS則由外部計算機或控制器控制配置過程。通過加強型配置器件（EPC16，EPC8，EPC4）等配置器件來完成，在PS配置期間，配置數據從外部儲存部件，通過DATA0引腳送入FPGA。配置數據在DCLK上升沿鎖存，1個時鐘周期傳送1位數據。(見附圖)

JTAG接口是一個業界標準,主要用于芯片測試等功能,使用IEEE Std 1149.1聯合邊界掃描接口引腳，支持JAM STAPL標準，可以使用Altera下載電纜或主控器來完成。

FPGA在正常工作時，它的配置數據存儲在SRAM中，加電時須重新下載。在實驗系統中，通常用計算機或控制器進行調試，因此可以使用PS。在實用系統中，多數情況下必須由FPGA主動引導配置操作過程，這時FPGA將主動從外圍專用存儲芯片中獲得配置數據，而此芯片中fpga配置信息是用普通編程器將設計所得的pof格式的文件燒錄進去。
專用配置器件：epc型號的存儲器
常用配置器件：epc2,epc1,epc4,epc8,epc1441(現在好象已經被逐步淘汰了)等
對于cyclone cycloneII系列器件,ALTERA還提供了針對AS方式的配置器件,EPCS系列.如EPCS1,EPCS4配置器件也是串行配置的.注意,他們只適用于cyclone系列.
除了AS和PS等單BIT配置外，現在的一些器件已經支持PPS，FPS等一些并行配置方式，提升配置了配置速度。當然所外掛的電路也和PS有一些區別。還有處理器配置比如JRUNNER 等等，如果需要再baidu吧，至少不下十種。比如Altera公司的配置方式主要有Passive Serial(PS),Active Serial(AS),Fast Passive Parallel(FPP),Passive Parallel Synchronous(PPS),Passive Parallel Asynchronous(PPA),Passive Serial Asynchronous(PSA),JTAG等七種配置方式，其中Cyclone支持的配置方式有PS，AS，JTAG三種.

2 對FPGA芯片的配置中，可以采用AS模式的方法，如果采用EPCS的芯片，通過一條下載線進行燒寫的話，那么開始的"nCONFIG,nSTATUS"應該上拉，要是考慮多種配置模式，可以采用跳線設計。讓配置方式在跳線中切換,上拉電阻的阻值可以采用10K


3,在PS模式下tip:如果你用電纜線配置板上的FPGA芯片,而這個FPGA芯片已經有配置芯片在板上,那你就必須隔離纜線與配置芯片的信號.(祥見下圖).一般平時調試時不會把配置芯片焊上的,這時候用纜線下載程序.只有在調試完成以后,才把程序燒在配置芯片中,然后將芯片焊上.或者配置芯片就是可以方便取下焊上的那種.這樣出了問題還可以方便地調試.
  在AS模式下tip: 用過一塊板子用的AS下載，配置芯片一直是焊在板子上的，原來AS方式在用線纜對配置芯片進行下載的時候，會自動禁止對FPGA的配置，而PS方式需要電路上隔離。

4，一般是用jtag配置epc2和flex10k,然后 epc2用ps方式配置flex10k.這樣用比較好.（這是我在網上看到的,可以這樣用嗎?懷疑中）望達人告知.

5,下載電纜,Altera下的下載電纜分為byteblaster和byteblasterMV,以及ByteBlaster II,現在還推出了基于USB-blaster.由于BB基本已經很少有人使用,而USB-Blaster現在又過于昂貴,這里就說一下BBII和BBMV的區別.
BBII支持多電壓供電5.5v,3.3v,2.5v,1.8v;
BBII支持三種下載模式:AS,可對Altera的As串行配置芯片(EPCS系列)進行編程
               PS,可對FPGA進行配置
               JTAG,可對FPGA,CPLD,即Altera配置芯片(EPC系列)編程
    而BBMV只支持PS和JTAG
  

6,一般在做FPGA實驗板,(如cyclone系列)的時候,用AS+JTAG方式,這樣可以用JTAG方式調試,而最后程序已經調試無誤了后,再用AS模式把程序燒到配置芯片里去,而且這樣有一個明顯的優點,就是在AS模式不能下載的時候,可以利用Quartus自帶的工具生成JTAG模式下可以利用的jic文件來驗證配置芯片是否已經損壞,方法請見附件(這是駿龍的人寫的如有版權問題,包涵包涵).