標題：FPGA技術發展探究
自1985年Xilinx公司推出第一片現場可編程邏輯器件（FPGA）至今,FPGA已經歷了十幾年的發展歷史。在這十幾年的發展過程中,以FPGA為代表的數字系統現場集成技術取得了驚人的發展：現場可編程邏輯器件從最初的1200個可利用門,發展到90年代的25萬個可利用門,乃至當新世紀來臨之即,國際上現場可編程邏輯器件的著名廠商Altera公司、Xilinx公司又陸續推出了數百萬門的單片FPGA芯片,將現場可編程器件的集成度提高到一個新的水平。縱觀現場可編程邏輯器件的發展歷史,其之所以具有巨大的市場吸引力,根本在于：FPGA不僅可以解決電子系統小型化、低功耗、高可靠性等問題,而且其開發周期短、開發軟件投入少、芯片價格不斷降低,促使FPGA越來越多地取代了ASIC的市場,特別是對小批量、多品種的產品需求,使FPGA成為首選。
目前,FPGA的主要發展動向是：隨著大規模現場可編程邏輯器件的發展,系統設計進入"片上可編程系統"（SOPC）的新紀元;芯片朝著高密度、低壓、低功耗方向挺進;國際各大公司都在積極擴充其IP庫,以優化的資源更好的滿足用戶的需求,擴大市場;特別是引人注目的所謂FPGA動態可重構技術的開拓,將推動數字系統設計觀念的巨大轉變。
二． Xilinx公司研制開發的FPGA系列產品的主要特征
Xilinx公司自發明FPGA以來,就不斷的推出新器件和開發工具,力求芯片的速度更高、功耗更低。在其新近開發的產品中,Xilinx重新定義了未來的可編程邏輯,為用戶提供2.5v,3.3v和5v可編程邏輯系列選擇,并利用先進的0.18-、0.22-、0.25-、0.35um工藝技術生產出低成本、高性能的可編程邏輯產品。主要推出了Virtex系列和SpantanTM系列的FPGA。Virtex系列突破了傳統FPGA密度和性能限制,使 FPGA不僅僅是邏輯模塊,而成為一種系統元件（如圖一所示）。 而SpantanTM系列為替代ASIC的大容量FPGA樹立了一個新的低成本標準。
圖1 Virtex系列使FPGA從連接邏輯提升至系統的核心部件
Virtex 系列FPGA集成了許多滿足系統級設計要求的新性能,具有獨特的結構特點如圖2。整個Virtex系列由九種器件組成,系統門數從5萬到100萬門（1,728到27,648個邏輯單元）;提供給用戶的I/O引腳數最多超過500個;采用多種封裝形式,包括先進的1.0mm FinePitchTMBGA和0.8mm芯片封裝;采用5層金屬的0.22微米CMOS工藝,實現5V容差的I/O接口;借助于優選的時序驅動的布局和布線工具,在400MHz的PⅡCPU上,編譯速度可達20萬門/秒。
圖2 Virtex系列的內部結構
Virtex系統的獨特結構使它具有以下一些重要性能：
●擁有四重數字化延時鎖定電路（DLL）,用于內外時鐘同步;使芯片到芯片間的通訊速度達到200MHz;所有器件從時鐘到輸出的延時均小于3ns;時鐘可倍頻和分頻,可進行00,900,1800,2700相移。
●各種密度產品均設置向量式互連,使布線快速可預測,與內核配合良好。
●Virtex支持3級存儲。它的SelectRAM+存儲層為字節級（分布式存儲）、千字節級（塊存儲）和兆字節級（與外部DRAM和SRAM的SSTL3接口）存儲塊提供很高的頻寬。
●采用SelectI/OTM技術,同時支持多種電壓和信號標準。
●兼容66MHz/64比特PCI和Compact PCI。
在推出Virtex FPGA之后不到一年,Xilinx又推出了Virtex-E系列
產品,其性能和密度可與ASIC匹敵。Virtex-E系列產品的主要特點是：擁有 320萬個系統門;832k位的真雙端口內部塊狀RAM;8個DLL并支持超過20種不同的信號標準,包括LVDS、Bus LVDS以及LVPECL;采用0.18um工藝制造,在單個器件上實現了2.1億個晶體管的密度。總之,Virtex和Virtex-E 系列不僅將FPGA性能推向一個新層面,還解決了向系統集成的挑戰。Xilinx產品的另一個發展方向是實現可編程邏輯器件在大批量生產中的應用,所以對成本要求更高。Spartan系列是以XC4000系列結構為基礎,并結合了片上RAM 、強大的IP庫支持和大容量、低價格的特點,使其可在大批量生產中替代ASIC。
Spartan系列的主要特點是：系統門數可達40,000門;靈活的片上存儲器,分布式和塊存儲器;4個數字延遲鎖相環,有效的芯片級/板級時鐘管理;Select I/O技術保證同所有主要總線標準如HSTL、GTL、SSTL等的接口;具有功率管理（睡眠模式）。
三． Altera公司研制開發的FPGA系列產品的主要特征
Altera公司自從事FPGA的開發研制以來,不斷的進行技術創新,研制開發新產品。該公司的基于CMOS的現場可編程邏輯器件同樣具有高速、高密度、低功耗的特點。近期,Altera公司主要有四個品種系列：膠合（glue）邏輯類的MAX,低價位的ACEX系列、高速FLEX系列、高密度的APEX 系列。
Altera 公司針對通信市場推出的新型低成本器件--ACEX系列（以前的名稱是ACE）。該系列的主要特點為：密度范圍從1萬到10萬門（56,000到 257,000系統門）;配備鎖相環（PLL）,與64位、66MHZ的PCI兼容;產品系列從原1.8v擴展至2.5v;提供系統速度超過115MHZ 的高性能。
Altera公司還對FPGA的結構進行優化,提供更多的嵌入式RAM。新近推出的FLEX 10KE系列器件是以前的FLEX 10K系列器件的增強型,該系列在結構上采用了與FLEX 10K系列相同的邏輯塊,但片內嵌入式RAM是FLEX 10K系列的兩倍,而且增加了一個雙端口RAM,這對通信應用來說是一個重要的優勢所在。Altera公司預計該系列器件可用于66MHZ的工作頻率,密度范圍為3萬~25萬門,能夠用于66MHZ的PCI和通信應用。
Altera 公司的高密度APEX 20KE系列器件,其主要特點是：真正實現了的低壓差信號（low-voltage differential signaling, LVDS）通道,并提供840兆比特的數據傳輸率。在APEX 20KE系列中的鎖相環（PLL）可以提供多種LVDS。設計者可以在1×,4×,7×和8×數據傳輸模式中實現LVDS I/O標準。APEX 20KE LVDS界面如圖3所示。
圖3 APEX 20KE LVDS界面
另一方面,隨著現場可編程邏輯器件越來越高的集成度,加上對不斷出現的I/O標準、嵌入功能、高級時鐘管理的支持,使得設計人員開始利用現場可編程邏輯器件來進行系統級的片上設計。Altera公司目前正積極倡導SOPC（System on a Progrmmable Chip,系統可編程芯片）。
"片上可編程系統"（SOPC）得到迅速發展,主要有以下幾個原因：
1． 密度在100萬門以上的現場可編程邏輯芯片已經面市;
2． 第4代現場可編程邏輯器件的開發工具已經成形,可對數量更多的門電路進行更快速的分析和編譯,并可使多名設計人員以項目組的方式同步工作;
3．
4． 由于連接延遲時間的縮短,片上可編程系統（SOPC）能夠提供增強的性能,而且由于封裝體積的減小,產品尺寸也減少了。
Altera公司為了實現SOPC的設計,不僅研制開發出新器件,而且還研制出新的開發工具對這些新器件提供支持,并且與新芯片及軟件相配合的是帶知識產權的系統級設計模塊解決方案,它們的參數可由用戶自己定義。芯片、軟件及知識產權功能集構成了Altera完整的可編程解決SOPC方案--- Excalibur解決方案,如圖4給出了利用這一方案實現SOPC的流程圖。
圖4 簡化的SOPC設計流程圖
四．Actel公司研制開發的FPGA系列產品的主要特征
Actel公司一直是世界反熔絲技術FPGA的領先供應商,主要有兩大系列的反熔絲FPGA產品--SX-A 系列和MX高速系列。SX-A系列FPGA的主要特點是功耗低、在接上了所有內部寄存器之后,200MHZ運行時的功耗不到1w,而且價格也較為低廉、并擁有良好的性能。
SX -A（0.22/0.25um）和SX (0.35um) FPGA系列可以提供12,000到108,000個可用門;64-bit,66MHZ的PCI;330MHZ的內部時鐘頻率,4ns的時鐘延遲,它的輸入設置時間小于0.6ns,不需要逐步鎖定的循環指令;可提供2.5v,3.3v和5v的電壓。這就使FPGA能夠具有一些以前無法實現的功能,使設計者能夠把多個高性能的CPLD壓縮到一片FPGA中,大大降低了功耗,節省了電路板空間,減少了費用。
另一方面,眾所周知采用反熔絲技術的FPGA盡管具有許多優點,但是卻有一個致命的弱點,即只能進行一次性編程。這就為大規模FPGA產品的開發帶來了許多不便。為了彌補這一不足,近年來,Altel公司也在積極開發其它結構類型的FPGA產品。最具代表的是其新近推出了一種非易失性、可重新編程的門陣列 -ProASIC FPGAs。該系列產品集于高密度、低功耗、非易失性和可重新編程于一身。ProASIC FPGAs的主要特點是：提供98,000到110,000個可用門;內嵌擁有FIFO控制邏輯的兩端口SRAM（容量達到138,000比特）;提供大于200MHZ的內部時鐘頻率;該系列產品的功耗僅是基于SRAM的FPGA產品的1/3到1/2（如圖5所示）。
圖5 ProASIC與SRAM FPGA在相同頻率下功耗的比較
五．技術發展分析。
從以上對Xilinx、Altera和Actel三家公司各自開發產品特征的介紹,我們可以看出2000年以FPGA為代表的數字系統現場集成技術發展的一些新動向,歸納起來有以下幾點：
⑴ 深亞微米技術的發展正在推動了片上系統（SOPC）的發展。越來越多的復雜IC需要利用SOPC技術來制造。而SOPC要利用深亞微米技術才能實現。隨著深亞微米技術的發展,使SOPC的實現成為可能。與以往的芯片設計不同,SOPC需要對設計IC和在產品中實現的方法進行根本的重新評價。
新的SOPC世界要求一種著重于快速投放市場的,具有可重構性、高效自動化的設計方法。這種方法的主要要素是：1.系統級設計方法;2.高級的多處理器和特長指令字（VLIW）;3.應用級映射和編譯。但是,真正推動SOPC設計的將是系統級設計而不是特定的硬件或軟件設計方法（如圖6所示）。系統級設計是把一個應用當作一個并行的通信任務系統的設計。著重點放在設計活動的并行性以及在整個應用中利用高度并發的、平行的特性。在SOPC領域中所要求的關鍵技術是在這些平臺上把一個應用的系統級描述轉化成一個高效率的實現。
圖6 SOPC設計將被系統級設計而不是被特定的硬件或軟件設計方法驅動
&nbs
p; 為了實現SOPC,國際上著名的現場可編程邏輯器件的廠商Altera公司、Xilinx公司都為此在努力,開發出適于系統集成的新器件和開發工具,這又進一步促進了SOPC的發展。⑵ 芯片朝著高密度、低壓、低功耗的方向挺進。采用深亞微米的半導體工藝后,器件在性能提高的同時,價格也在逐步降低。由于便攜式應用產品的發展,對現場可編程器件的低壓、低功耗的要求日益迫切。因此,無論那個廠家、哪種類型的產品,都在瞄準這個方向而努力。例如在前面所提到的Xilinx公司的SpantanTM系列的FPGA、Altera公司的APEX 20KE器件、ACEX系列以及Actel公司的SX系列產品都是向高密度、低壓、低功耗發展的典范。不僅如此,更有新型的公司以其特色的技術加入低壓、低功耗芯片的競爭。典型的如Philips Semiconductors推出的 CoolRunner 960,是一種具有960個宏單元的CPLD,無論在何種應用中,都能提供標準的6ns傳輸延遲、工作于3v的電壓下。該器件低功耗的關鍵是采用了Zero Power互連陣列,它用一個由外部邏輯實現的CMOS門,代替了其它CPLD常用的對電流敏感的運放。這樣當其它的相等規模的CPLD需要消耗250mA的靜電流時,CoolRunner 960的耗電不到100mA。
⑶ IP庫的發展及其作用。為了更好的滿足設計人員的需要,擴大市場,各大現場可編程邏輯器件的廠商都在不斷的擴充其知識產權（IP）核心庫。這些核心庫都是預定義的、經過測試和驗證的、優化的、可保證正確的功能。設計人員可以利用這些現成的IP庫資源,高效準確的完成復雜片上的系統設計。典型的IP核心庫有Xilinx公司提供的 LogiCORE和AllianceCORE。
(4)FPGA動態可重構技術意義深遠。隨著數字邏輯系統功能復雜化的需求,單片系統的芯片正朝著超大規模、高密度的方向發展。與此同時,人們卻發現一個有趣的現象,即一個超大規模的數字時序系統芯片,在其工作時,從時間軸上來看,并不是每一瞬間系統的各個部分都在工作,而系統是各個局部模塊功能在時間鏈上的總成。同時,人們還發現,基于 SRAM編程的FPGA可以在外部邏輯的控制下,通過存儲于存儲器中不同的目標系統數據的重新下載,來實現芯片邏輯功能的改變。正是基于這個稱之為靜態系統重構的技術,有人設想,能不能利用芯片的這種分時復用特性,用較小規模的FPGA芯片來實現更大規模的數字時序系統。在研究過程中,有人嘗試了這種設想,發現常規的SRAM的FPGA只能實現靜態系統重構。這是因為該芯片功能的重新配置大約需要數毫秒到數十毫秒量級的時間;而在重新配置數據的過程中,舊的邏輯功能失去,新的邏輯功能尚未建立,電路邏輯在時間軸上斷裂,系統功能無法動態連接。但是,要實現高速的動態重構,要求芯片功能的重新配置時間縮短到納秒量級,這就需要對FPGA的結構進行革新。可以預見,一旦實現了FPGA的動態重構,則將引發數字系統的設計的思想的巨大轉變。
六． 結語。
綜上所述,我們可以看到在新世紀,以FPGA為代表的數字系統現場集成技術正朝著以下幾個方向發展。⒈隨著便攜式設備需求的增長,對現場可編程器件的低壓、低功耗的要求日益迫切。⒉芯片向大規模系統芯片挺進,力求在大規模應用中取代ASIC。⒊為增強市場競爭力,各大廠商都在積極推廣其知識產權IP庫。⒋動態可重構技術的發展,將帶來系統設計方法的轉變。