標(biāo)題：基于FPGA和LVDS技術(shù)的光纜傳輸技術(shù)
2 LVDS簡(jiǎn)介
低電壓差分信號(hào)(Low Voltage Differential Signaling，簡(jiǎn)稱LVDS)是一種適應(yīng)高速數(shù)據(jù)傳輸?shù)耐ㄓ命c(diǎn)對(duì)點(diǎn)物理接口技術(shù)。它采用低擺幅差分信號(hào)技術(shù)，使其信號(hào)能在差分PCB線對(duì)兒或平衡電纜上以幾百M(fèi)b／s的速度傳輸．其低擺幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)低噪聲和低功耗。
每個(gè)點(diǎn)到點(diǎn)連接的差分對(duì)兒由驅(qū)動(dòng)器、互連器和接收器組成。驅(qū)動(dòng)器和接收器主要完成TTL信號(hào)和LVDS信號(hào)之間的轉(zhuǎn)換。互連器包含電纜、PCB上差分線對(duì)兒以及匹配電阻。LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對(duì)兒的電流源組成，LVDS接收器具有高輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流經(jīng)100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生約350 mV的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)將改變流經(jīng)電阻的電流方向，因此產(chǎn)生有效的邏輯1和邏輯O的低擺幅驅(qū)動(dòng)信號(hào)實(shí)現(xiàn)高速操作并減小功耗，差分信號(hào)提供適當(dāng)噪聲邊緣。不管使用的是PCB線對(duì)兒還是電纜，都必須防止反射，減少電磁干擾。LVDS要求使用一只與介質(zhì)相匹配的終端電阻，應(yīng)將其盡可能地靠近接收器放置。LVDS接收器可以承受1 V的驅(qū)動(dòng)器與接收器間對(duì)接地的電壓差。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為1．2 V，所以其電壓差驅(qū)動(dòng)器典型的偏置電壓以及輕度耦合噪聲之和范圍為0．2～2．2 V。建議接收器的輸入電壓范圍為0～2．4 V。
3 總體設(shè)計(jì)方案
系統(tǒng)設(shè)計(jì)要求傳輸速度應(yīng)在1~16 Mb／s自動(dòng)適應(yīng)，傳輸距離不小于300 m，且必須與其他系統(tǒng)電磁隔離，避免電磁干擾。因此，該系統(tǒng)設(shè)計(jì)采用集成的LVDS接口器件DS92LVl021，其數(shù)據(jù)傳輸速度是1*0 Mb／s，10位數(shù)據(jù)位。而CLC001，CLC012為專用長(zhǎng)線電纜驅(qū)動(dòng)器，與光模塊相結(jié)合可將傳輸距離擴(kuò)展2 km，且外部電路簡(jiǎn)單，功耗低。FPGA選用Spartan一2系列器件，其最高工作速度為200 MHz，邏輯宏單元豐富，滿足系統(tǒng)設(shè)計(jì)要求。因此，該系統(tǒng)設(shè)計(jì)選用LVDS接口器件實(shí)現(xiàn)LVDS長(zhǎng)線傳輸，而記錄器、測(cè)試臺(tái)和LVDS器件接口的時(shí)序匹配則選用FPGA實(shí)現(xiàn)。
圖1為系統(tǒng)設(shè)計(jì)的框圖，測(cè)試臺(tái)發(fā)送的STATE、CTLl、CTL2等狀態(tài)及控制信號(hào)傳送至記錄器，并將記錄器發(fā)送的數(shù)據(jù)及同步時(shí)鐘傳送至地面測(cè)試臺(tái)。其中，記錄器、LVDS發(fā)送端、LVDS接收端的電源均由測(cè)試臺(tái)提供，電壓為+9 V。
LVDS長(zhǎng)線傳輸模塊分為L(zhǎng)VDS發(fā)送電路和LVDS接收電路。LVDS發(fā)送電路將從記錄器接收到的并行數(shù)據(jù)進(jìn)行速度匹配后轉(zhuǎn)換成LVDS串行數(shù)據(jù)流，并通過(guò)雙絞線發(fā)送。LVDS接收電路將接收到的LVDS串行數(shù)據(jù)流還原成并行數(shù)據(jù)進(jìn)行速度匹配后送至測(cè)試臺(tái)。
4 硬件設(shè)計(jì)
該系統(tǒng)設(shè)計(jì)的關(guān)鍵部分為L(zhǎng)VDS的接口設(shè)計(jì)，由于傳輸數(shù)據(jù)速度很高，因此應(yīng)按照高速電路的要求進(jìn)行設(shè)計(jì)，所有布線應(yīng)盡量短，傳輸線路阻抗匹配。傳輸模塊發(fā)送端工作時(shí)首先由FPGA給DS92LV1021的使能端DEN及TCLK-R／F觸發(fā)沿選擇高電平，并向TCLK引腳輸出20 MHz的工作時(shí)鐘，接著DS92LV1021將從FPGA處接收到的TTL并行信號(hào)轉(zhuǎn)換為L(zhǎng)VDS標(biāo)準(zhǔn)的串行信號(hào)，再由Do一及Do+輸出至CLC001驅(qū)動(dòng)器，經(jīng)電光轉(zhuǎn)換后，由光纜傳輸至接收板電路，并由接收電路的光電轉(zhuǎn)換器送至CLC012，從而補(bǔ)償已衰減的信號(hào)，再由DS92LV1212解串器還原出10位并行數(shù)據(jù)及l(fā)位時(shí)鐘位。圖2為發(fā)送電路原理圖。
傳輸模塊接收端主要由CLC012均衡器及DS92LV1212解串器組成。DS92LV1212的D00~D09將還原出的并行數(shù)據(jù)輸出，RCLK為還原出的同步時(shí)鐘，REFCLK為解串器的工作時(shí)鐘，由FPGA給出。
5 軟件設(shè)計(jì)
系統(tǒng)上電后，測(cè)試臺(tái)先向采編器發(fā)出讀數(shù)命令，采編器接到命令后，以l Mb／s的速度輸出8位并行數(shù)據(jù)，而LVDS傳輸器件最低工作速度為16 Mb／s，為了實(shí)現(xiàn)速度匹配與自適應(yīng)，該系統(tǒng)設(shè)計(jì)采用了Soatan-2E型FPGA內(nèi)部雙口RAM實(shí)現(xiàn)FIFO，其時(shí)鐘最高工作頻率為200 MHz，滿足要求，當(dāng)采編器以1 M b／s速度輸出數(shù)據(jù)時(shí)，首先進(jìn)入FPGA內(nèi)部FIFO，F(xiàn)PGA內(nèi)部對(duì)數(shù)據(jù)計(jì)數(shù)，當(dāng)存滿512個(gè)數(shù)后，F(xiàn)PGA以20 Mb／s的速度輸出8位并行數(shù)據(jù)，為了保證DS92LVl021一直處于工作狀態(tài)，F(xiàn)PGA在兩次發(fā)送數(shù)據(jù)的間歇所輸出的無(wú)效數(shù)，有效數(shù)和無(wú)效數(shù)通過(guò)LVDS傳輸器件的lO位數(shù)據(jù)位的高2位數(shù)據(jù)位作為標(biāo)志位進(jìn)行區(qū)分，在接收端FPGA通過(guò)判斷標(biāo)志位來(lái)識(shí)別有效數(shù)或無(wú)效數(shù)，舍棄無(wú)效數(shù)，保證數(shù)據(jù)正確傳輸。FPGA在整個(gè)系統(tǒng)中起數(shù)據(jù)緩沖作用，由于采用FIFO作為外部數(shù)據(jù)接口，所以可實(shí)現(xiàn)對(duì)外部數(shù)據(jù)的自適應(yīng)要求。整個(gè)程序用VHDL語(yǔ)言編寫，流程圖如圖3所示。
6 試驗(yàn)結(jié)果
為了測(cè)試最終效果，在發(fā)送電路和接收電路之間用不同長(zhǎng)度的單模光纖連接，系統(tǒng)上電后，發(fā)送端發(fā)送數(shù)據(jù)速度為20 Mb／s，使用示波器捕獲接收端數(shù)據(jù)波形，并進(jìn)行對(duì)比，實(shí)驗(yàn)結(jié)果記錄如表1所列。圖4和圖5分別給出100 m和300 m光纜的數(shù)據(jù)波形。由數(shù)據(jù)波形圖知，在傳輸過(guò)程中，波形畸變非常小，沒(méi)有出現(xiàn)誤碼和丟數(shù)的現(xiàn)象，完全滿足系統(tǒng)要求。
7 結(jié)語(yǔ)