a天堂国产 I 久久图片 I 91精品高清 I 亚洲人人玩人人添人人 I 婷婷伊人五月色噜噜精品一区 I 亚洲第一页夜 I 91日韩精品视频 I 无码人妻在线一区二区三区免费 I www.五月婷婷.com I 国产精品久久久久亚洲影视 I 91久久精品一二三 I 国产ts一区 I 91精品乱码久久蜜桃 I 成人免费观看高清 I 久久久久久国产精品免费无码 I 久久免费少妇高潮99精品 I 国产探花在线免费观看 I 亚洲精品少妇 I 亚洲综合成人亚洲 I 欧美区一区二区 I 手机福利视频 I 亚洲欧美综合另类自拍 I 久久精品视频免费播放 I 亚洲精品久久 I av免费在线免费观看 I 亚洲热综合 I 中文字幕无码专区人妻制服 I 午夜免费一区二区 I 在线亚洲精品国产一区麻豆 I 久久精品免费在线观看 I 全国最大成人网 I 亚洲欧美经典视频 I 手机av在线看 I 偷拍视频一区二区三区 I 吃奶摸下激烈视频学生软件

　　本課程通過(guò)大量的實(shí)際電路設(shè)計(jì)，使得學(xué)員可以在較短時(shí)間內(nèi)具備電路板設(shè)計(jì)的全面能力。

        對(duì)電路原理知識(shí)有一定了解，有過(guò)單片機(jī)或相關(guān)電路設(shè)計(jì)經(jīng)驗(yàn)的工程師，企業(yè)硬件設(shè)計(jì)部門負(fù)責(zé)人。

        為了保證培訓(xùn)效果，增加互動(dòng)環(huán)節(jié)，我們堅(jiān)持小班授課，每期報(bào)名人數(shù)限3到5人，多余人員安排到下一期進(jìn)行。

        1、培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
        2、培訓(xùn)結(jié)束后免費(fèi)提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果；
        3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 。專注高端培訓(xùn)17年，曙海提供的課程得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。

◆【黃老師】

有15年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗(yàn),8年視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計(jì)和開發(fā)經(jīng)驗(yàn)，高速系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)非常豐富，精通Allegro cadence和candence SPECCTRAQuest等信號(hào)完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium Designer等PCB設(shè)計(jì)工具。
      
★更多師資力量請(qǐng)見(jiàn)曙海師資團(tuán)隊(duì)。

第一階段-原理圖設(shè)計(jì)

1. 繪制電路原理圖
1.1. 繪制電路原理圖的原則及步驟
1.2. 對(duì)原理圖的操作
1.3. 對(duì)元器件的操作
1.4. 繪制電路原理圖
1.5. 電路原理圖繪制的相關(guān)技巧
1.6. 實(shí)例介紹
1.7. 編譯項(xiàng)目及查錯(cuò)
1.8. 生成原理圖網(wǎng)絡(luò)表文件
1.9. 生成和輸出各種報(bào)表和文件

2. 原理圖元器件庫(kù)管理

2.1 繪制元器件
2.2 庫(kù)文件輸出報(bào)表

3. 電路原理圖繪制的優(yōu)化方法
3.1 使用網(wǎng)絡(luò)標(biāo)號(hào)進(jìn)行電路原理圖繪制的優(yōu)化
3.2 使用端口進(jìn)行電路原理圖繪制的優(yōu)化
3.3 使用自上而下的層次電路設(shè)計(jì)方法優(yōu)化繪制
3.4 使用自下而上的層次電路設(shè)計(jì)方法優(yōu)化繪制
3.5 層次設(shè)計(jì)電路的特點(diǎn)
3.6 在電路中標(biāo)注元件其他相關(guān)參數(shù)優(yōu)化繪制
3.7 使用畫圖工具欄在電路中標(biāo)注輸入／輸出信號(hào)

第二階段-PCB板設(shè)計(jì)

4. PCB設(shè)計(jì)
4.1 創(chuàng)建pcb文件
4.2 pcb設(shè)計(jì)環(huán)境
4.3 元器件在altium designer中的驗(yàn)證
4.4 制作元件封裝
4.5 規(guī)劃電路板及參數(shù)設(shè)置
4.6 設(shè)置工作層
4.7 設(shè)置網(wǎng)格及圖紙頁(yè)面
4.8 設(shè)置工作層面的顏色及顯示
4.9 設(shè)置系統(tǒng)環(huán)境參數(shù)
4.10 載入網(wǎng)絡(luò)表

5. 元件布局、布線
5.1 手動(dòng)布局
5.2 自動(dòng)布局
5.3 密度分析
5.4 三維預(yù)覽
5.5 pcb布線

6. pcb的輸出
6.1 pcb報(bào)表輸出
6.2 創(chuàng)建gerber文件
6.3 創(chuàng)建鉆孔文件
6.4 用戶向pcb加工廠商提交的信息
6.5 pcb和原理圖的交叉探針
6.6 智能pdf向?qū)?

8. 電源完整性設(shè)計(jì)
8.1電源噪聲分析
8.1.1噪聲問(wèn)題與分析
8.1.2同步開關(guān)噪聲
8.2電路去耦
8.2.1去耦電容的配置原則
8.2.2電容選擇
8.3電容組合的選擇
8.4電容在設(shè)計(jì)中的注意事項(xiàng)
8.5電容的擺放
8.6回路設(shè)計(jì)
8.6.1小環(huán)路設(shè)計(jì)173
8.6.2小化ssn174

9. 信號(hào)完整性分析
9.1信號(hào)完整性問(wèn)題
9.1.1典型si問(wèn)題
9.1.2si產(chǎn)生的因素
9.1.3電氣封裝中的
9.2si分析
9.2.1設(shè)計(jì)流程中的si分析
9.2.2si分析原則
9.3電路設(shè)計(jì)中的si問(wèn)題
9.3.1上升時(shí)間與si的關(guān)系
9.3.2傳輸線效應(yīng)、反射及串?dāng)_
9.3.3電源/地噪聲
9.4si解決措施
9.4.1隔離
9.4.2阻抗匹配
9.4.3內(nèi)電層與分割
9.4.4信號(hào)布線
9.4.5串?dāng)_
9.4.6電源退耦
9.5信號(hào)完整性小化原則
9.5.1串?dāng)_小化
9.5.2減小軌道塌陷
9.5.3網(wǎng)絡(luò)中信號(hào)質(zhì)量問(wèn)題的小化
9.5.4減小電磁干擾

10. 無(wú)線通信pcb設(shè)計(jì)與電磁兼容
10.1板材
10.1.1普通板材
10.1.2射頻專用板材
10.2隔離與屏蔽
10.2.1器件布局
10.2.2隔離
10.2.3屏蔽
10.3濾波
10.3.1電源的濾波
10.3.2線路的濾波
10.4接地
10.4.1就近接地
10.4.2大面積接地
10.4.3地平面的分布
10.4.4射頻接地
10.4.5接地應(yīng)注意的問(wèn)題
10.5布線
10.5.1阻抗
10.5.2轉(zhuǎn)角
10.5.3微帶線布線
10.5.4微帶線耦合
10.5.5微帶線功分器
10.5.6帶狀線布線
10.5.7信號(hào)線處理
10.5.8其他設(shè)計(jì)考慮
10.6射頻設(shè)計(jì)實(shí)例
10.6.1系統(tǒng)結(jié)構(gòu)
10.6.2無(wú)線終端硬件設(shè)計(jì)
10.6.3pcb板的抗干擾設(shè)計(jì)

12. FPGA綜合布線設(shè)計(jì)實(shí)例
12.1 打開項(xiàng)目
12.2 創(chuàng)建約束文件
12.2.1 為項(xiàng)目添加約束文件
12.2.2 選擇FPGA芯片
12.2.3 添加端口約束
12.2.4 添加信號(hào)約束
12.3 添加管腳配置
12.4 項(xiàng)目結(jié)構(gòu)文件
12.5 編譯和綜合
12.5.1 啟動(dòng)LiveDesign設(shè)計(jì)環(huán)境
12.5.2 設(shè)定硬件芯片
12.5.3 第三方開發(fā)工具的掛接
12.5.4 編譯項(xiàng)目進(jìn)程（Compile）
12.5.5 項(xiàng)目綜合進(jìn)程（Synthesize）
12.6 布局布線進(jìn)程（Build）
12.6.1 轉(zhuǎn)換設(shè)計(jì)【Translate Design】
12.6.2 映射【Map Design Tb FPGA】
12.6.3 布局與布線【Place and Route】
12.6.4 時(shí)序分析【Timing Analysis】
12.6.5 創(chuàng)建Bit文件【Make Bit File】
12.7 下載Bit文件

13. 嵌入式系統(tǒng)設(shè)計(jì)
13.1 嵌入式系統(tǒng)簡(jiǎn)介
13.1.1 嵌入式系統(tǒng)的定義
13.1.2 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)簡(jiǎn)介
13.1.3 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)步驟
13.1.4 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)基本知識(shí)
13.2 創(chuàng)建一個(gè)新的FPGA項(xiàng)目
13.3 繪制原理圖
13.3.1 檢索元件及添加元件庫(kù)
13.3.2 放置元件
13.3.3 放置導(dǎo)線、總線和總線連接器
13.3.4 放置電源端口
13.3.5 元件自動(dòng)標(biāo)識(shí)
13.3.6 放置忽略ERC檢查指示符
13.4 創(chuàng)建嵌入式軟件項(xiàng)目
13.11.1 創(chuàng)建嵌入式軟件項(xiàng)目
13.11.2 編寫c語(yǔ)言程序
13.5 設(shè)置嵌入式軟件項(xiàng)目選項(xiàng)參數(shù)
13.6 設(shè)置項(xiàng)目間的關(guān)聯(lián)屬性
13.6.1 設(shè)置處理器屬性
13.6.2 建立項(xiàng)目關(guān)聯(lián)體系
13.7 為項(xiàng)目添加配置
13.8 編譯項(xiàng)目產(chǎn)生的文件簡(jiǎn)介
13.9 下載驗(yàn)證設(shè)計(jì)