波多在线播放_激情深爱五月_久久欧美精品_成人超碰_国产久_www.pixiv.moe

Synopsys Chip Synthesis 設計邏輯綜合?

　簡介
　　DC是業界優秀的設計綜合工具，將行為級描述的設計在一定的規約下轉化為邏輯結構。采用行為級描述可以提高邏輯設計的層次，減低邏輯設計的復雜度，提高設計效率。本門課程覆蓋了ASIC綜合設計的過程--從掌握用HDL（Verilog and VHDL）設計到產生后的門級網表。試驗中Verilog和VHDL的實例都有講解。

　　●　主要內容
　　　◎ 創建一個有時序驅動的設計
　　　◎ 創建設計約束
　　　◎ 設計綜合及優化
　　　◎ 時序分析

　　●　適用以下人員
　　　◎ 具有數字IC設計的知識；
　　　◎ 了解Verilog 或VHDL；

Synopsys DFT Compiler?

●　課程簡介：
　　　 DFT Compiler提供獨創的"一遍測試綜合"技術和解決方案。它和Design Compiler、Physical Compiler系列產品集成在一起的，包含功能強大的掃描式可測性設計分析、綜合和驗證技術。DFT Compiler可以使設計者在設計流程的前期，方便的實現高質量的測試分析，確保時序要求和測試覆蓋率要求同時得到滿足。DFT Compiler同時支持RTL級、門級的掃描測試設計規則的檢查，以及給予約束的掃描鏈插入和優化，同時進行失效覆蓋的分析。
　　 TetraMAX ATPG是業界功能強、易于使用的自動測試向量生成工具。針對不同的設計，TetraMAX可以在短的時間內，生成具有高故障覆蓋率的小的測試向量集。TetraMAX支持全掃描、或不完全掃描設計，同時提供故障仿真和分析能力。　　

●　主要內容：
　　 1、 深刻理解DFTC和TetraMAX中測試的概念，在邏輯中怎樣用D算法查找目標缺陷，明白為什么掃描路徑對于支持ATPG是必須的，以及ATE怎樣執行一個ATPG測試模式。
　　 2、 在基本DFTC測試流程中，將獲得①建立缺省的測試參數；②執行測試編譯；③檢查掃描路徑；④在塊中插入掃描鏈；⑤在DFTC中預估故障覆蓋率。
　　 3、 在大多數ASIC設計中，提高邏輯電路的可測性以及如何改善，如內部時鐘、異步置位或復位信號等。
　　 4、 提高邏輯電路的測試覆蓋率，如內部或外部三態總線、雙向插腳、嵌入式存貯塊等。
　　 5、 了解作為邏輯設計的另一方面的掃描路徑插入，及如何管理復雜的設計，如自頂向下和自底向上方法、掃描鏈數和測試時間等。
　　 6、 了解轉出一個設計到TetraMAX的關鍵步驟及測試協議文件所包含的信息等。

●????????? 課程安排
　　　　 第一部分
　　　　1、 Understanding Scan Testing
　　　　 2、 Baseline DFTC Flow
　　　　 第二部分
　　　　3、 DFT for General Logic
　　　　 4、 DFT for "Test-Resistant"Logic
　　　　 5、 How to Insert Scan Paths
　　　　 第三部分
　　 　　6、 Exporting to TetraMAX
　　　　 7、 Using TetraMax ATPG
　　　　 8、 Wrap-Up：Testing the SOC ?