a天堂国产 I 久久图片 I 91精品高清 I 亚洲人人玩人人添人人 I 婷婷伊人五月色噜噜精品一区 I 亚洲第一页夜 I 91日韩精品视频 I 无码人妻在线一区二区三区免费 I www.五月婷婷.com I 国产精品久久久久亚洲影视 I 91久久精品一二三 I 国产ts一区 I 91精品乱码久久蜜桃 I 成人免费观看高清 I 久久久久久国产精品免费无码 I 久久免费少妇高潮99精品 I 国产探花在线免费观看 I 亚洲精品少妇 I 亚洲综合成人亚洲 I 欧美区一区二区 I 手机福利视频 I 亚洲欧美综合另类自拍 I 久久精品视频免费播放 I 亚洲精品久久 I av免费在线免费观看 I 亚洲热综合 I 中文字幕无码专区人妻制服 I 午夜免费一区二区 I 在线亚洲精品国产一区麻豆 I 久久精品免费在线观看 I 全国最大成人网 I 亚洲欧美经典视频 I 手机av在线看 I 偷拍视频一区二区三区 I 吃奶摸下激烈视频学生软件

• 眾所周知，深亞微米器件的整體尺寸和工作頻率在近幾年已經得到了很大的突破。但是IC工程師們在基于0.25um及以下工藝進行設計時，又不得不面臨一個新的問題，即占據整體芯片延時80％的互連線延時。本課程就是介紹基于0.25um及以下工藝的數字IC設計流程和實現流程以及ASIC設計物理版圖方面設計的技巧和方法。

  IC設計和版圖工程師們在使用0.25um及以下工藝進行設計時不得不考慮新的設計方法。無論是前端的邏輯設計、綜合設計階段還是后端物理版圖實現，都要將目標集中在設計收斂上（例如工作頻率，信號完整性和可制造性）。
  

  適合對象：
  ASIC 物理版圖工程師，IC邏輯設計工程師，系統設計工程師，產品工程師，應用工程師，測試工程師，對IC設計和實現流程感興趣的經理人，電子工程的在讀學生和IC制造工程師。

  內容如下：
  

Part I:? Introduction on IC Design & Implementation
IC Design & Implementation Introduction
CMOS VLSI Manufacture & layout Process
IC Design Rules & Standard Cells
Part II: Introduction to IC Physical Design
Data Preparation for Layout Design
Floor-Planning
Pre-Rout
Placement
Clock Implementation
Scan Chain Optimization
Routing
Layout Verification
Part III (1): Parasitic, STA & Timing-Driven Layout
RC Parasitic
Layout Parasitic Extraction
Delay Models
Part III (2): Parasitic, STA & Timing-Driven Layout
Introduction to Static Timing Analysis
Timing Driven Placement/Routing & Timing Closure
Signal Integrity and Design Closure
Seminar Wrap-Up
Part IV: Layout Design Labs by ApolloII Place & Rout Tool
Lab1: Data Preparation: Create cell, load Tech. File, ref. Libs.
Lab2: Floor-planning, Power Mesh & Pre-Rout
Lab3: Std. Cell Placement & Optimization, Clock Tree Synthesis
Lab4: Report Timing, Routing & Optimization, Parasitic Extraction